「CPU device」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

When the variation time elapses, the CPU 51 of the main board 50 transmits a symbol stop command to the CPU 11 of the symbol display device 10, and the CPU 11 of the symbol display device 10 which receives the symbol stop command stops the stop symbol relating to the stop symbol data at a position at which it is to be originally stopped.例文帳に追加

主基板50のＣＰＵ51は、変動時間が経過すると、図柄停止コマンドを図柄表示装置10のＣＰＵ11に送信し、図柄停止コマンドを受信した図柄表示装置10のＣＰＵ11は、停止図柄データに係る停止図柄を本来停止すべき位置で停止させる。 - 特許庁

A CPU 2 prohibits the start-up of a device when control information stored in a ROM 3 and a peripheral device 4 are not consistent.例文帳に追加

ＲＯＭ３内及び周辺デバイス４内に記憶されている制御情報が一致しない場合、ＣＰＵ２が装置の起動を禁止する。 - 特許庁

An operating device detection circuit 5 outputs to a CPU 1 a rotation amount and the direction of rotation according to the rotation operation of the knob operating device.例文帳に追加

操作子検出回路５はノブ型操作子の回転操作に応じた回転量及び回転方向をＣＰＵ１に出力する。 - 特許庁

To provide a master device capable of monitoring interruption request from a slave device with simple constitution while reducing a burden on a CPU.例文帳に追加

ＣＰＵの負担を抑えながら、簡単な構成でスレーブデバイスの割り込み要求を監視することができるマスタデバイスを実現する。 - 特許庁

The television broadcasting reception device 1 comprises a tuner unit, a channel selection unit, a CPU which controls the whole device, and a memory unit which stores control data.例文帳に追加

テレビ放送受信装置１は、チューナ部、選局部、装置全体を制御するＣＰＵ、制御データを記憶するメモリ部を備える。 - 特許庁

/proc/interrupts This is used to record the number of interrupts per CPU per IO device. Since Linux 2.6.24, for the i386 and x86_64 architectures, at least, this also includes interrupts internal to the system (that is, not associated with a device as such), such as NMI (nonmaskable interrupt), LOC (local timer interrupt), and for SMP systems, TLB (TLB flush interrupt), RES (rescheduling interrupt), CAL (remote function call interrupt), and possibly others. 例文帳に追加

/proc/interrupts(すくなくとも) i386 アーキテクチャではIRQ ごとの割り込み回数の記録に使われる。 - JM

To perform data reading/data rewriting processing between an image forming device body and a device unit without using a CPU having a high processing speed.例文帳に追加

画像形成装置本体と装置ユニット間でのデータ読込／データ書換処理を、高速処理速度を有するＣＰＵを使用せずに行う。 - 特許庁

To improve debugging efficiency in a semiconductor device having a plurality of CPU cores, and to reduce a system development period using the semiconductor device.例文帳に追加

複数のＣＰＵコアを有する半導体装置におけるデバッグ効率を向上させ、それを用いたシステムの開発期間を短縮する。 - 特許庁

When any one of CPUs 1a, 1b, 2a, 2b accesses the storage device, the control device informs the CPU of the fault occurrence.例文帳に追加

ＣＰＵ１ａ，１ｂ，２ａ，２ｂの何れかが記憶装置に対してアクセスした場合には、制御装置がそのＣＰＵに対して故障が発生した旨を通知する。 - 特許庁

A Pachinko machine 10 is provided with: a pattern display device 18; a main CPU 31a for judging the propriety of execution of ready-to-win performance; and a sub CPU 33a for displaying a symbol combination game on the pattern display device 18.例文帳に追加

このパチンコ機１０は、図柄表示装置１８、リーチ演出実行可否判定を行うメインＣＰＵ３１ａ、図柄組合せゲームを図柄表示装置１８に表示させるサブＣＰＵ３３ａを備える。 - 特許庁

The input device includes: a touch panel 12 which receives a user input; a CPU 100 which inputs a detection signal from the touch panel 12; and a vibration device 111 which is driven/controlled by the CPU 100.例文帳に追加

入力装置は、ユーザ入力を受け付けるタッチパネル１２と、タッチパネル１２からの検出信号が入力されるＣＰＵ１００と、ＣＰＵ１００によって駆動制御される振動装置１１１とを備える。 - 特許庁

The input device includes: a touch panel 12 which receives a user input; a CPU 100 to which a detection signal from the touch panel 12 is inputted; and a vibration device 111 which is driven and controlled by the CPU 100.例文帳に追加

入力装置は、ユーザ入力を受け付けるタッチパネル１２と、タッチパネル１２からの検出信号が入力されるＣＰＵ１００と、ＣＰＵ１００によって駆動制御される振動装置１１１とを備える。 - 特許庁

(1) If a transaction from the IO device accesses other than the resources assigned to LPAR to which the device having generated the transactions belongs, an information processor reports it to CPU as an error, and completes the transaction on the IO bus.例文帳に追加

(1)IOデバイスからのトランザクションのアクセス対象が、該トランザクションを発生したデバイスが属するLPARに割り付けられた資源以外の場合には、CPUにエラーとして報告すると共にIOバス上で、該トランザクションをIOバス上で完了させる。 - 特許庁

A processing device includes: a main memory; a CPU cache for holding process data during execution in a program in the main memory; and a dump output unit for recording the process data in the CPU cache in an auxiliary storage device as dump data.例文帳に追加

処理装置は、メインメモリと、メインメモリ内のプログラムのうち、実行中のプロセスデータを保持するＣＰＵキャッシュと、ダンプデータとして、ＣＰＵキャッシュ内のプロセスデータを補助記憶装置に記録するダンプ出力部と、を含む。 - 特許庁

In the case, vacant capacity of the buffer memory 4 is detected by a CPU 7, and the device changes over the transmission protocol of the network device 6 by a CPU 7 according to the detected vacant capacity of the buffer memory 4.例文帳に追加

この場合、前記バッファメモリ４の空き容量をＣＰＵ７で検出し、検出されたバッファメモリ４の空き容量に応じて前記ネットワーク装置６の送信プロトコルをＣＰＵ７により切り換えるようにした。 - 特許庁

When a monitor and control signal is sent from the radio repeater amplifier device 1 to a terminal repeater device NoA(2), the device NoA(2) performs signal processing with a CPU or I/O interface 15 only on the condition that the signal is data addressed to itself to perform specific monitoring and control.例文帳に追加

無線中継増幅装置１から端末中継装置NoA(2)に監視・制御信号が送信されると、端末中継装置NoA(2)は、自己宛のデータである場合のみ、CPU又はI/Oインタフェース15によって信号処理を行い、所定の監視・制御を行う。 - 特許庁

Since a CPU 30 controls the MDIO interface 32 and the MDIO interface 40 to control data transfer from/to the host device and the client device, the CPU 30 can control the client device connected to the lower serial bus 4.例文帳に追加

ＣＰＵ３０は、ＭＤＩＯインタフェース３２およびＭＤＩＯインタフェース４０を制御して、ホストデバイスとクライアントデバイスとの間のデータ転送を制御するので、ＣＰＵ３０が下位シリアルバス４に接続されたクライアントデバイスを制御することが可能となる。 - 特許庁

In a reproducing device 1, a CPU 161 transmits video data to a display device 2 through the HDMI and in a display device 2, a CPU 311 decides whether the video data has an available video format and reports the decision result to the reproducing device 1 via a CEC line.例文帳に追加

再生装置１においてＣＰＵ１６１は、映像データを表示装置２にＨＤＭＩを介して送信し、表示装置２においてＣＰＵ３１１は、画像表示可能な映像フォーマットの映像データか否かを判定し、判定結果を、ＣＥＣラインを介して再生装置１に通知する。 - 特許庁

In a headlight device comprising a sub CPU 431 integrally equipped in a headlight and for controlling an optical axis deflecting operation, and a main CPU 201 outputting control signals for deflecting the optical axis to the sub CPU, the sub CPU comprises the power on reset circuit 437 with a simple construction comprising a capacitor and a resistor.例文帳に追加

前照灯に一体的に設けられて光軸偏向動作を制御するためのサブＣＰＵ４３１と、サブＣＰＵに対して光軸偏向のための制御信号を送出するメインＣＰＵ２０１を備える前照灯装置において、サブＣＰＵにはコンデンサと抵抗とからなる簡易構成のパワーオンリセット回路４３７を備える。 - 特許庁

A charge control monitor CPU 32 receives information showing a control state of the charger 24 by the charge control CPU 30 and information showing the charge state of the power storage device 12 respectively from the charge control CPU 30 and the battery CPU 26 and monitors the abnormality of the charge control based on the received information.例文帳に追加

充電制御監視ＣＰＵ３２は、充電制御ＣＰＵ３０による充電器２４の制御状態を示す情報および蓄電装置１２の充電状況を示す情報をそれぞれ充電制御ＣＰＵ３０および電池ＣＰＵ２６から受け、その受けた情報に基づいて充電制御の異常を監視する。 - 特許庁

An image processing device comprises two arithmetic units (CPU) of a main arithmetic unit (Main-CPU 11) and a sub-arithmetic unit (Sub-CPU 12) for stopping the Main-CPU 11 as transfer to a power saving state when a predetermined condition is satisfied, and is constituted to perform communication through a network.例文帳に追加

画像処理装置１は、主演算装置（Ｍａｉｎ−ＣＰＵ１１）と、予め定められた条件が満たされた場合に省電力状態への移行としてＭａｉｎ−ＣＰＵ１１を停止するための副演算装置（Ｓｕｂ−ＣＰＵ１２）の２つの演算装置（ＣＰＵ）を備え、ネットワークを介した通信ができるよう構成されている。 - 特許庁

Before a CPU 201 shifts into a power saving mode, the CPU 201 determines a communication rate to allow a LAN I/F 8 to communicate with another device while the CPU 201 is in the power saving mode, from a packet amount received by the LAN I/F 8 (S304 to S306).例文帳に追加

ＣＰＵ２０１は省電力モードに移行する前に、ＬＡＮ Ｉ／Ｆ８が受信するパケット量から、ＣＰＵ２０１が省電力モードにあるときにＬＡＮ Ｉ／Ｆ８が他の装置と通信するための通信速度を決定する（Ｓ３０４〜Ｓ３０６）。 - 特許庁

A first microcomputer includes: a CPU; a plurality of ports; an interface circuit for outputting a CPU output signal generated by the CPU to an external device through any one of the plurality of ports; and a failure mode detection circuit for determining whether the CPU is in failure, and generating a failure signal to provide it to the interface circuit when determining the CPU is in failure.例文帳に追加

第１マイクロコンピュータは、ＣＰＵと、複数のポートと、前記ＣＰＵにより生成されたＣＰＵ出力信号を前記複数のポートのいずれかを介して外部装置に出力するインタフェース回路と、前記ＣＰＵが故障しているか否かを判定し、故障していると判定した場合に故障信号を生成して前記インタフェース回路に供給する故障モード検出回路とを備える。 - 特許庁

To provide a terminal device capable of synchronizing with a host device by notifying the host device that an instant service interruption and CPU resetting occur at its early stages.例文帳に追加

瞬間停電やＣＰＵリセットが生じたことを早期に上位装置に対して通知することにより、上位装置との同期を得ることのできる端末装置を提供する。 - 特許庁

When the timekeeping reaches a predetermined time, the CPU 40 inputs a notification finish signal to the error code display device 15, the lamp control device 55 and the sound control device 56.例文帳に追加

この計時が所定時間に達するとＣＰＵ４０は、エラーコード表示装置１５、ランプ制御装置５５、及び音声制御装置５６に報知終了信号を入力する。 - 特許庁

The CPU causes the antenna part to read information stored in a memory of the other display device in a state where an antenna part of the other display device is superposed on the antenna part of the own device.例文帳に追加

ＣＰＵは、他の表示装置のアンテナ部と自装置のアンテナ部とが重ねられた状態で、他の表示装置のメモリに記憶されている情報をアンテナ部に読み取らせる。 - 特許庁

A CPU when making a semiconductor device file device 102 as a channel device control the writing, etc., of data makes the channel controller 101 perform the control instead.例文帳に追加

ＣＰＵ２１はチャネル装置としての半導体ファイル装置１０２にデータの書き込み等の制御を行なわせるときチャネル制御装置１０１にこれを代行させる。 - 特許庁

There are cases where CPU for executing the application soft is present in the central information display device 10, is present in the enlargement device 20 and is present in the individual function device 30.例文帳に追加

このアプリケーションソフトを実行するＣＰＵは、中央情報表示装置１０にある場合と、拡張装置２０にある場合と、個別機能装置３０にある場合がある。 - 特許庁

The light detecting device has an image pickup device 6 provided with a light-receiving surface including a plurality of pixels, and a CPU 19 controlling the reading-out of a signal received from the image pickup device 6.例文帳に追加

光検出装置は、複数の画素からなる受光面を備えた撮像素子６と、撮像素子６からの信号読出しを制御するＣＰＵ１９とを有する。 - 特許庁

The prediction system 1 for hypoglycemic drug action comprises an input device 2, a computer body section 3 having a storage device 3a and a CPU 3b, and an output device 4.例文帳に追加

血糖降下薬作用予測システム１は、入力装置２と、記憶装置３ａおよびＣＰＵ３ｂを有するコンピュータ本体部３と、出力装置４とを備えている。 - 特許庁

After the communication device 125 is replaced with a new communication device, the CPU 111 stores the MAC address stored in the floppy disk 100 in the new communication device.例文帳に追加

通信デバイス１２５が新たな通信デバイスに交換された後、ＣＰＵ１１１は、新たな通信デバイスに、フロッピーディスク１００に保存されたＭＡＣアドレスを保存する。 - 特許庁

To provide a data transfer device control method which allows a CPU to be efficiently utilized, a data transfer device, a channel controller, and a storage device controller.例文帳に追加

ＣＰＵを効率的に利用することができるデータ転送装置の制御方法、データ転送装置チャネル制御装置、及び記憶デバイス制御装置を提供する。 - 特許庁

A bus line connection confirmation program is executed through a JTAG, using this connection inspection device 1 for the bus line 6 for connecting the device 5 such as a memory to the device 4 such as a CPU.例文帳に追加

メモリ等のデバイス５とＣＰＵ等のデバイス４とを繋ぐバスライン６の接続検査装置１を用いて、ＪＴＡＧ経由でバスライン接続確認用プログラムを実行する。 - 特許庁

This CAD system 10 is provided with a CPU 11; a RAM 12; a ROM 13; a storage device 14; an input device 15; and a display device 16.例文帳に追加

本発明に係るＣＡＤシステム１０は、ＣＰＵ１１、ＲＡＭ１２、ＲＯＭ１３、記憶装置１４、入力装置１５および表示装置１６を有するものである。 - 特許庁

Then, a subsidiary CPU 16a makes the main CPU 15a read and transfer the data of a control program for a subsidiary control device stored in the CD-ROM 20, and the data is stored in a subsidiary RAM 16c.例文帳に追加

サブＣＰＵ１６ａは、ＣＤ− ＲＯＭ２０に記憶された副制御装置用制御プログラムのデータをメインＣＰＵ１５ａに読み取らせて転送させ、サブＲＡＭ１６ｃに格納する。 - 特許庁

To provide a watchdog timer monitoring device and a watchdog timer monitoring method for a multiprocessor system, capable of detecting accurately the abnormality of a CPU, even when each CPU is brought individually into a low electric power mode.例文帳に追加

ＣＰＵを個別に低電力モードにしても、ＣＰＵの異常を正確に検出できるマルチプロセッサシステムのウォッチドックタイマ監視装置及びウォッチドックタイマ監視方法を提供すること。 - 特許庁

To provide a device and a method for controlling boot of CPU with which a CPU can be booted even when a memory storing a boot program is destroyed.例文帳に追加

本発明は、ブートプログラムを記憶したメモリが壊れた場合でも、ＣＰＵをブートすることができるＣＰＵのブート制御装置及びブート制御方法を提供することを目的とする。 - 特許庁

The versatile PLC 1 is connected to a CPU unit 2 via Ethernet N so as to control data exchange between the PLC 1 and the I/O device 3 by the CPU unit 2.例文帳に追加

汎用のＰＬＣ１とＣＰＵユニット２とがイーサネットＮを介して接続されており、ＰＬＣ１とＩ／Ｏ装置３との間のデータの送受信をＣＰＵユニット２により制御する。 - 特許庁

To provide a circuit substrate inspecting device, circuit substrate inspecting method, and circuit substrate manufacturing method, that can improve the efficiency of a CPU board and the productivity.例文帳に追加

CPUボードの検査の効率を向上させ、生産性を向上することが可能な回路基板検査装置及び回路基板検査方法並びに回路基板製造方法を提供する。 - 特許庁

A testing CPU 161 is a CPU for internally storing a ROM and a RAM, and makes a test signal to be supplied to a testing device connected to an external part of a game machine.例文帳に追加

試験用ＣＰＵ１６１は、ＲＯＭおよびＲＡＭを内蔵したＣＰＵであって、遊技機外部に接続される試験装置等に供給するための試験信号を作成する。 - 特許庁

When the CPU 23 cannot output the CPU read signal 201, the one-pixel read pulse 203 is not generated, and image data is not read out from the imaging device 22.例文帳に追加

ＣＰＵ３３がＣＰＵリード信号２０１を出力できない状態のときには、１画素読み出しパルス２０３が生成されず、撮像素子２２から画像データが読み出されない。 - 特許庁

The CPU function of such a cellular phone is used, whereby the facility cost load on the parking lot side, the control functional load of the control center and the CPU functional load of the on-vehicle device can be reduced.例文帳に追加

このような携帯電話器のＣＰＵ機能を利用すれば、駐車場の側の設備コスト負担と、コントロールセンタの制御機能負担と、車載器のＣＰＵ機能負担とが軽減される。 - 特許庁

The semiconductor integrated circuit device comprises the CPU 10 having an arithmetic circuit, and a PMU 1 for implementing power control on the CPU 10 via a power IC 200.例文帳に追加

本発明にかかる半導体集積回路装置は、演算回路を備えたＣＰＵ１０と、ＣＰＵ１０の電源制御を電源ＩＣ２００を介して実行するＰＭＵ１とを備えている。 - 特許庁

When receiving the data to be processed by the CPU 5 though printing by the plotter 7 is not required, the device is made into an energy saving mode to operate the CPU 5 and the main memory 8 while stopping the plotter 7.例文帳に追加

プロッタ７での印刷は必要ないが、CPU５で処理すべきデータを受信した場合には、プロッタ７を停止させたままCPU５と主メモリ８を動作させる省エネモードにする。 - 特許庁

When setting the operation mode of the CPU of an information processor, the operation of a cooling fan in an extended device is confirmed, and the operation mode of the CPU is set according to the confirmed result.例文帳に追加

情報処理装置のＣＰＵの動作モード設定時に、拡張装置内の冷却ファンの動作を確認し、この確認結果に応じて、ＣＰＵの動作モード設定を行う。 - 特許庁