「Clock In」に関連した英語例文の一覧と使い方(69ページ目) - Weblio英語例文検索

To adjust the time of a built-in clock by easily acquiring reference time without spending much cost.例文帳に追加

費用をそれほどかけずに、簡単に基準時刻を取得し、内蔵されている時計の時刻合わせを行うことができるようにする。 - 特許庁

A smooth movement in a longitudinal direction between a retracted position and an extended position is made by means of a clock spring of a spring barrel (302).例文帳に追加

引っ込んだ位置と伸びた位置との間の円滑な長手方向移動がスプリングバレル(302)のクロックスプリングにより行われる。 - 特許庁

A chip identifier holding unit 340 holds a chip identifier calculated by the chip identifier arithmetic unit 320 in synchronization with a clock CLK.例文帳に追加

チップ識別子保持部３４０は、クロックＣＬＫに同期してチップ識別子演算部３２０が演算したチップ識別子を保持する。 - 特許庁

To generate a model, as a general programming description, capable of verifying, at a cycle precision level, hardware operating in accordance with a multiphase clock.例文帳に追加

多相クロックにより動作するハードウェアをサイクル精度レベルで検証可能なモデルを汎用プログラミング記述として生成する。 - 特許庁

In such constitution, precharging and read/write access can be tested at an operating speed corresponding to the fast clock.例文帳に追加

このような構成により、高速クロックに相当する動作速度でプリチャージ及びリード・ライトアクセスのテストを行うことが可能となる。 - 特許庁

To provide a clock generating circuit including a self-test circuit capable of checking whether variations in the phases of clocks lie within the allowable range.例文帳に追加

クロックの位相のばらつきが許容範囲内か否かをチェックできるセルフテスト回路を有するクロック生成回路を提供する。 - 特許庁

A non-settable, monotonically increasing clock that measures time since some unspecified point in the past that does not change after system startup. 例文帳に追加

過去のある時点からの時間を計測する、単調増加のクロック。 起点となる時点はシステム起動後には変更されない。 - JM

if the given time is universal time; in the absence of an indicator, wall clock time is assumed. 例文帳に追加

与えられた時刻が標準時 (universal time) である。 これらの表意文字がいずれも指定されなかった場合は、壁時計時刻が仮定される。 - JM

A sample-and-hold circuit 14 samples and holds the input signals IN at the rise of a clock CLK from a waveform shaping circuit 11.例文帳に追加

サンプルホールド回路１４は、波形整形回路１１からのクロックＣＬＫの立ち上がりで、入力信号ＩＮをサンプルホールドする。 - 特許庁

ANALOG/DIGITAL COMBINED TYPE SEMICONDUCTOR INTEGRATED CIRCUIT AND PHASING METHOD FOR CLOCK IN ANALOG/DIGITAL COMBINED TYPE SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

アナログ／ディジタル混載型半導体集積回路、およびアナログ／ディジタル混載型半導体集積回路におけるクロックの位相調整方法 - 特許庁

The PHY circuit 52 uses the clock signal CL2 to detect a data packet from a root complex device 2 in the L1 state.例文帳に追加

ＰＨＹ回路５２は、Ｌ１ステートにおいて、クロック信号ＣＬ２を用いてルートコンプレックスデバイス２からのデータパケットを検出する。 - 特許庁

To provide a semiconductor device, in which amounts of delay of clock signals being supplied to plural synchronization circuits are made equal.例文帳に追加

複数の同期回路に供給するクロック信号の遅延量を等しくすることができる半導体装置を提供する。 - 特許庁

An input/output circuit (6) performs input/output of data in a DDR mode conforming to an internal clock signal of this double speed.例文帳に追加

入出力回路（６）は、この２倍速の内部クロック信号に従ってＤＤＲモードでデータの入出力を行なう。 - 特許庁

To actualize a measure to prevent jamming caused by components and harmonic frequencies of a reference clock at low cost in an analog/digital common use tuner.例文帳に追加

アナログ／デジタル共用チューナにおいて、低コストで基準クロックの成分及び高調波による妨害対策を実現する。 - 特許庁

Since the divided clock has the unequal intervals, the number N in a dividing ratio 1/N can be set as the number other than an integer.例文帳に追加

分周クロックを不等間隔にすることにより、分周比１／ＮのＮの値を整数以外の値に設定することができる。 - 特許庁

The clock delay adjusting circuit 3 adjusts the skew amount so that the reception and transmission of data is carried out normally in the monitoring circuit 4.例文帳に追加

クロック遅延調整回路３は、モニタ回路４でのデータの受け渡しが正常に行われるようにスキュー量を調整する。 - 特許庁

A 2nd PLL circuit 250 generates a pixel clock PCK in response to the signal PS and the data WD.例文帳に追加

第２のＰＬＬ回路２５０はタイミング規定信号ＰＳおよび波形データＷＤに応答して画素クロックＰＣＫを生成する。 - 特許庁

An image synchronizing signal VCLK is also given to an image processing part 12 and functions as a system clock in the image processing chip.例文帳に追加

また、画像同期信号ＶＣＬＫは、画像処理部１２にも与えられ画像処理チップ内のシステムクロックとして機能する。 - 特許庁

A pulse generating section 16a supplies a pulse signal corresponding to a clock signal to the SCL line in response to the freeze detection signal.例文帳に追加

パルス発生部１６ａはフリーズ検出信号に応じてＳＣＬラインにクロック信号に相当するパルス信号を供給する。 - 特許庁

The drive force selection circuit selects the drive force of the clock driver circuit according to control information set in a control register.例文帳に追加

駆動力選択回路は、制御レジスタに設定された制御情報に従ってクロックドライバ回路の駆動力を選択する。 - 特許庁

A clock generating part 7004 generates a symbol period signal Sig1 and a spread code rate signal Sig2 in synchronization with the reference signal J1.例文帳に追加

クロック生成部７００４は、シンボル周期信号Sig1と拡散符号レート信号Sig2を基準信号Ｊ１と同期して生成する。 - 特許庁

To achieve logic equivalence verification before and after the change of a circuit accompanied by re-timing in an inter-asynchronous clock data transfer section.例文帳に追加

非同期クロック間データ転送部分でのリタイミングを伴う回路変更前後での論理等価検証ができるようにする。 - 特許庁

To provide a semiconductor device in which an optimal timing to input a clock signal can be set to an internal circuit for synchronism.例文帳に追加

同期をとるために内部回路にクロック信号を入力する最適なタイミングを設定できる半導体装置 を提供する。 - 特許庁

A command latch circuit takes in an internal command signal supplied through a command buffer synchronizing with the first internal clock signal.例文帳に追加

コマンドラッチ回路は、コマンドバッファを介して供給される内部コマンド信号を第１内部クロック信号に同期して取り込む。 - 特許庁

Thus, the amount of the electric charge stored in the image sensor can be increased by extending the clock period when the illuminance is low.例文帳に追加

これによって、照度が低いときはクロック周期を長くしてイメージセンサに蓄積される電荷の量を増やすことができる。 - 特許庁

A NAND unit 4 generates a signal in which comparison result for the input data bus width is collected, and latches it with a transfer clock.例文帳に追加

入力データバス幅分の比較結果を、ＮＡＮＤ部４で一つにまとめた信号を生成し、転送クロックでラッチする。 - 特許庁

An up/down signal SCUD is H in section A1 and down count is performed at the rising timing of a clock signal SCCLK.例文帳に追加

区間Ａ１ではアップダウン信号ＳＣＵＤがＨであり、クロック信号ＳＣＣＬＫの立ち上がりタイミングでダウンカウントが行われる。 - 特許庁

Therefore, the power consumption in the shift register operating normally can be reduced even if the amplitude of the clock signal is small.例文帳に追加

これらの結果、クロック信号の振幅が小さい場合でも正常に動作するシフトレジスタの消費電力を削減できる。 - 特許庁

A USB device having a free-running oscillator generates a local clock signal in response to a signal on a universal serial bus (USB).例文帳に追加

自走オッシレータを有するＵＳＢ装置は、ユニバーサルシリアルバス（ＵＳＢ）上の信号に応答してローカルクロック信号を発生する。 - 特許庁

A register 14 acquires digital data stored inside the buffer 13 by one unit in synchronous with an output control clock CK15.例文帳に追加

レジスタ１４は出力制御クロックＣＫ１５に同期して、バッファ１３内部に格納したデジタルデータを１単位ごとに取り込む。 - 特許庁

In the memory control circuit 107, a refresh-period is decided based on these internal clock 109 and the enable-signal 110.例文帳に追加

メモリコントロール回路１０７では、これ等の内部クロック１０９及びイネーブル信号１１０に基づいてリフレッシュ周期を判定する。 - 特許庁

To enable extracting a clock signal from which a timing jitter is eliminated even if the large timing jitter is contained in an optical pulse signal.例文帳に追加

光パルス信号に大きなタイミングジッタが含まれていても、タイミングジッタが除去されたクロック信号を抽出することができる。 - 特許庁

To provide a semiconductor device in which optimum timing at which a clock signal is inputted to an internal circuit for synchronizing can be set.例文帳に追加

同期をとるために内部回路にクロック信号を入力する最適なタイミングを設定できる半導体装置を提供する。 - 特許庁

An input signal S(i) is sequentially captured by M (M=8) stages of shift registers 2 by a clock signal CLK1, in synchronism with its symbol rate.例文帳に追加

入力信号Ｓ(i) は、そのシンボルレートと同期したクロック信号ＣＬＫ_1 でＭ（Ｍ＝８）段のシフトレジスタ２に順次取り込まれる。 - 特許庁

Thus the rules of the biphase modulation are observed and a reference clock in correct timing is obtained by correcting damages.例文帳に追加

これによって、バイフェーズ変調の規則が守られたことになり、ダメージを修正して、正しいタイミングのリファレンスクロックが得られる。 - 特許庁

To expand a latch margin in high-frequency operation by expanding the pulse width of an internal clock and to prevent malfunction.例文帳に追加

内部クロックのパルス幅を広げることで、高周波動作の際のラッチマージンを拡大することを可能とし、かつ誤動作を防止する。 - 特許庁

A clock generating part 7002 generates a symbol period signal Sig1 and a spread code rate signal Sig2 in synchronization with the reference signal J1.例文帳に追加

クロック生成部７００２は、シンボル周期信号Sig1と拡散符号レート信号Sig2を基準信号Ｊ１と同期して生成する。 - 特許庁

The classifying means classifies a plurality of marks or spaces included in the reproducing pulse signal at a clock period as a reference unit.例文帳に追加

分類手段は、前記再生パルス信号に含まれる複数のマークまたはスペースを、クロック周期を基準単位として分類する。 - 特許庁

In a peripheral driving circuit, the clock signal whose level is raised by a level shifter circuit is inputted to a shift register circuit.例文帳に追加

周辺駆動回路において、レベルシフタ回路によって電圧レベルが上げられたクロック信号を、シフトレジスタ回路に入力する。 - 特許庁

Accordingly, a prescribed voltage can be regularly supplied to the clock circuit 2, and the change in luminance of the display can be prevented.例文帳に追加

これにより、時計回路２には常に所定の電圧を供給することができ、表示の輝度変化を防ぐことができる。 - 特許庁

The clock selection circuit incorporated in a semiconductor integrated circuit includes a decoder DEC, a control unit Cnt, and a multiplexer Mpx.例文帳に追加

半導体集積回路に内蔵のクロック選択回路は、デコーダＤＥＣ、制御ユニットＣｎｔ、マルチプレクサＭｐｘを有する。 - 特許庁

The timing controller generates an output enable signal, gate clock and one start signal in response to an external input signal.例文帳に追加

タイミングコントローラは、外部入力信号に応答して出力イネーブル信号、ゲートクロック、及び１つの開始信号を生成する。 - 特許庁

The operation chiplet reports any defects in the functional chiplets to a host processor, on the basis of the error condition signals and the clock signals.例文帳に追加

エラー状態信号およびクロック信号に基づいて、動作チップレットは、機能チップレット中の欠陥をホスト・プロセッサに報告する。 - 特許庁

The output of the SRC 17 is outputted in synchronization with the system clock Cs, and then chroma decode processing is made after Y/C separation processing.例文帳に追加

ＳＲＣ１７の出力は、システムクロックＣｓに同期して出力され、その後、Ｙ／Ｃ分離処理、クロマデコード処理を行う。 - 特許庁

The main circuit 1 comprises a frequency detecting circuit 11 which detects deviation in the oscillation frequency of the sub clock oscillation circuit 20.例文帳に追加

メイン回路１は、サブクロック発振回路２０の発振周波数のずれを検出する周波数検出回路１１を備える。 - 特許庁