「Clock In」に関連した英語例文の一覧と使い方(67ページ目) - Weblio英語例文検索

In this crane game device, when a crane descends, the counter value is incremented in the clock signal cycle of a timer 30, and when the crane rises, the counter value is decremented in the clock signal cycle of the timer 30, and when the counter value reaches a predetermined value or more, the operation of an elevating motor 53 is stopped.例文帳に追加

本発明は、ＣＰＵ２３により、クレーンの下降時にはタイマー３０のクロック信号周期でカウンタ値を増加させ、クレーンの上昇時にはタイマー３０のクロック信号周期でカウンタ値を減少させ、カウンタ値が所定の値以上になった場合に、昇降モータ５３の動作を停止させる。 - 特許庁

A horizontal clock to control timing of pixel driving in the horizontal direction in a display panel is generated in such a way that a driving period of pixel data, which is obtained by multiplying a cycle time mck of a clock synchronized with the input video data with an integer, is produced based on a ratio of the number of horizontal pixels before and after conversion.例文帳に追加

変換前と後の水平画素数の比に基づいて、入力ビデオデータに同期するクロックの１周期時間ｍｃｋの整数倍による画素データの駆動期間が生じるようにして、ディスプレイパネルにおける水平方向の画素駆動タイミングをコントロールするための水平クロックを生成する。 - 特許庁

The 8-bit data obtained by binary encoding of the clock number of the application period of a display signal voltage to each signal line Ls in one horizontal scanning period calculated on the basis of the frequency of the data clock CLK is set in an internal register HGRES of a control circuit 23 in accordance with the external input.例文帳に追加

コントロール回路２３の内部レジスタＨＧＲＥＳに、データクロックＣＬＫの周波数ｆを基に算出された、１水平走査期間における各信号ラインＬｓへの表示信号電圧の印加期間のクロック数を２進数化した８ビットデータが外部入力に従って設定される。 - 特許庁

A plurality of extracted clock domains are assigned to a plurality processor elements so that they are assigned to different processor elements in step S102, and the cell delay time of each cell belonging to each clock domain is calculated in parallel using the plurality of processor elements in step S103.例文帳に追加

抽出された前記複数のクロックドメインを互いに異なるプロセッサエレメントに割り付けられるようにステップＳ１０２で複数のプロセッサエレメントに割り付け、前記複数のプロセッサエレメントを用いて、前記各クロックドメインに属するセルのセル遅延時間をステップＳ１０３で並列に計算する。 - 特許庁

In the frequency measuring circuit, plural frequency measuring units 10, 20, and K0 and provided which count a reference clock Cb in a counting period which has a prescribed wave number of an input signal Cin, and the counting periods in frequency measuring units are shifted from one another to count the reference clock.例文帳に追加

入力信号Cinの所定波数を有するカウント期間において、基準クロックCbをカウントする周波数測定ユニット１０，２０，Ｋ０を複数設け、各周波数測定ユニットは、それぞれのカウント期間をずらして基準クロックをカウントすることを特徴とする周波数測定回路である。 - 特許庁

In the method of manufacturing the semiconductor integrated circuit, connection is temporarily cut (S11) in a first place between the clock-gated cell which controls the output of a clock signal in accordance with the input of a control-system signal and a control-system signal line which supplies the control-system signal.例文帳に追加

半導体集積回路の製造方法において、まず最初に、制御系信号の入力に応じてクロック信号の出力を制御するクロックゲーテッドセルとそれに制御系信号を供給する制御系信号線との間が一時的に切断される（Ｓ１１）。 - 特許庁

The latency circuit has a clock signal generation circuit that generates multiple transfer signals and sampling clock signals corresponding to respective multiple transfer signals, and a latency signal generator that stores the read-out signal in response to at least one of the multiple sampling clock signals, and generates the latency signal in response to a transfer signal corresponding to the sampling clock signal used for storing the read-out signal.例文帳に追加

前記レイテンシ回路は複数のトランスファ信号と複数のトランスファ信号のそれぞれに対応するサンプリングクロック信号とを発生させるクロック信号発生回路及び複数のサンプリングクロック信号のうち少なくとも１つに応答して読出し信号を保存し、読出し信号を保存するのに使われたサンプリングクロック信号に対応するトランスファ信号に応答してレイテンシ信号を発生させるレイテンシ信号発生器を含む。 - 特許庁

Thus, a lag time for the data path in combined circuits 2, 11 is reduced by a lag time for the clock signal CK1.例文帳に追加

これにより、組み合わせ回路２，１１におけるデータパスの遅延時間は、クロック信号ＣＫ１の遅延時間だけ緩和される。 - 特許庁

When the selection signal SE is "0", on the other hand, the delay output data DL is input and taken in at a leading edge of the clock CK.例文帳に追加

また、選択信号ＳＥが“０”の場合、遅延出力データ値ＤＬを入力し、クロックＣＫの立ち上がりエッジで取り込む。 - 特許庁

On the other hand, the clock DDCLK is a reference for decoding the MPEG data by decoding parts in respective reproducing devices.例文帳に追加

一方データデコード基準クロックＤＤＣＬＫは各再生装置のデコード部がＭＰＥＧデータのデコードを行なうための基準となる。 - 特許庁

Thus, the phases of the plural input clocks are matched constantly and the variation of the output phase in switching the input clock can be suppressed.例文帳に追加

これにより、複数の入力クロックの位相が常に一致し、入力クロック切替時の出力位相変動を抑圧できる。 - 特許庁

A sampling control circuit is coupled to the sampling circuit and is operative to provide the sample clock signal in response to a sample control signal.例文帳に追加

サンプリング制御回路はサンプリング回路に取り付けられ、サンプリング制御信号に応じてサンプリング・クロック信号を提供する。 - 特許庁

The modulation of the frequency is carried out so that the frequency of the image clock 18 is changed in a range of a predetermined fluctuation amount.例文帳に追加

ここで、画像クロック１８の周波数が所定揺らぎ量の範囲内で変化するように周波数変調が行われる。 - 特許庁

To provide a clock equipped with a calendar function in which a driving mechanism for driving a first day wheel and a second day wheel is configured to be compact.例文帳に追加

第一日車及び第二日車を駆動する駆動機構をコンパクトに構成したカレンダ機構付き時計を提供する。 - 特許庁

To detect and measure the jitter of a clock extracted from played back data and a played back signal in the front end part of an optical disk player.例文帳に追加

光ディスクプレーヤのフロントエンド部において、再生データと再生信号から抽出したクロックのジッタを検出し、測定する。 - 特許庁

Since the handshake signal SELB is also synchronized to the clock signal CLKB, the signal CLKB is not outputted from the gate 58 in the course of a pulse.例文帳に追加

さらに、ＳＥＬＢもＣＬＫＢと同期しているので、パルスの途中でＡＮＤゲート５８から出力されることもない。 - 特許庁

An amplitude modulated light signal, in which a pseudo random pattern synchronized with a clock is used as modulation data, is received as a signal to be measured.例文帳に追加

クロックに同期した疑似ランダムパターンを変調データとして強度変調された光信号を被測定信号として受ける。 - 特許庁

To provide a data transfer circuit capable of transferring data even in a blanking period and optimizing the frequency of a transfer clock.例文帳に追加

帰線期間でもデータ転送を可能とし、転送クロックの周波数を最適化することが可能なデータ転送回路を提供する。 - 特許庁

To make accurately producible a reference clock synchronized with a wobble signal, in which an address information is recorded by a phase modulation.例文帳に追加

位相変調によってアドレス情報が記録されたウォブル信号に同期した基準クロックを精度良く生成できるようにする。 - 特許庁

To easily suppress the variation of a power supply voltage caused by a difference in a power consumption state by a circuit synchronized with a clock cycle.例文帳に追加

クロックサイクルに同期する回路による電力消費状態の相違に起因する電源電圧の変動を容易に抑制する。 - 特許庁

A transmitter 21 transmits data inputted in synchronous with a clock to a transmission line 50 after being delayed by a transmission delay means 212.例文帳に追加

送信装置２１はクロックに同期して入力されるデータを、送信遅延手段２１２で遅延後に伝送路５０に送信する。 - 特許庁

Resolver output signals Vsin, Vcos are sampled in their amplitude peaks, and its timing is also controlled by a time base part 206 and synchronized to the clock of the CPU 202.例文帳に追加

一方、ＣＰＵ２０２は、そのクロックに同期してレゾルバ出力のサンプリングやサーボ制御ループの起動信号を生成する。 - 特許庁

To provide an oscillator which can be suitably used in phase lock loop clock generators etc., and to provide a method of generating an oscillating signal.例文帳に追加

位相同期ループクロック発生器等に好適に使用できるオシレータ及びオシレーティング信号を生成する方法を提供する。 - 特許庁

A frequency selection unit 106 selects a camera clock frequency based on receiving channel information stored in a memory 103.例文帳に追加

周波数選定部１０６は、メモリ１０３に記憶している受信チャネル情報に基づいてカメラクロック周波数を選定する。 - 特許庁

To provide an encryption circuit for increasing an operation clock frequency in the encryption circuit and speeding up an arithmetic speed.例文帳に追加

暗号回路の動作クロック周波数を高くでき、演算速度の高速化を図ることが可能な暗号回路を提供すること。 - 特許庁

To correct the shift of a working range of a clock provided with a pointer reciprocating in a prescribed working range.例文帳に追加

所定の動作範囲内で往復動をする指針を備えた時計において、動作範囲のずれを修正することを提供する。 - 特許庁

A G1 signal and a G2 signal read from pixels G1 and G2 are vertically transferred in accordance with a vertical transfer clock.例文帳に追加

画素Ｇ１及びＧ２から読み出されたＧ１信号とＧ２信号は、垂直転送クロックに従って垂直転送される。 - 特許庁

In addition, a modulation rate can be changed by changing a clock frequency of a driving signal to be given to the optical modulator.例文帳に追加

また、光変調器に与える駆動信号のクロック周波数を可変することにより変調レートを可変とすることが出来る。 - 特許庁

A controlling means 1, a counter 2, and a re-synchronizing pattern detecting window generating means move in sync with a clock 2 made from lead data.例文帳に追加

制御手段１、カウンタ２、再同期パターン検出ウィンド生成手段はリードデータから作られるクロック２に同期して動作する。 - 特許庁

To provide a transmitting apparatus which facilitates the correct sampling of data by means of a clock in a receiving apparatus, and to propvide the receiving apparatus.例文帳に追加

受信装置においてクロックによりデータを正しくサンプリングすることが容易な送信装置および受信装置を提供する。 - 特許庁

To provide a logic circuit design support method for achieving gated clock design for reducing power consumption in an actual operation.例文帳に追加

実動作において低消費電力化が図れるゲーティッドクロック設計が可能な論理回路設計支援方法を提供する。 - 特許庁

To provide a clock module capable of outputting highly accurate time signal even in a place where reception of a radio wave is difficult.例文帳に追加

電波の受信が困難な場所においても精度の高い時刻信号を出力することができる時計モジュールを提供する。 - 特許庁

The wave source investigating apparatus having a high speed and a high resolution with a clock extraction circuit eliminated can be realized in this method.例文帳に追加

この方式により，高速・高分解能が実現でき，またクロック抽出回路も不要にした波源探査装置を提供する。 - 特許庁

To obtain a clock transfer circuit that can distribute gap parts included in received data and provide an output of resulting data with minimized gap parts.例文帳に追加

入力データに含まれる間隙を分散、最小化して出力することができるクロック乗せ換え回路を実現する。 - 特許庁

A clock signal CLK is given to the count part 17a through a switch part 16, and counting-down is started in the count part 17a.例文帳に追加

クロック信号ＣＬＫはスイッチ部１６を介してカウント部１７ａに与えられ、このカウント部１７ａでカウントダウンが開始される。 - 特許庁

To provide an indicator capable of easily starting to clock in use and displaying a precise elapsed time from the clocking start to the outside.例文帳に追加

使用時に容易に計時を開始でき、計時開始からの正確な時間経過を外部に表示できるインジケータを提供する。 - 特許庁

On the other hand, when S2 key is operated in a clock mode of M=0 (S38, S39, YES), the value of the resistor N_0 is inverted (S40).例文帳に追加

他方、Ｍ＝０の時計モードにおいてＳ２キーが操作されると（Ｓ３８、Ｓ３９、ＹＥＳ）、レジスタＮ_0 の値を反転させる（Ｓ４０）。 - 特許庁

An RTP buffer 102 is placed in addition to a TTS (Time Stamped Transport Stream) buffer 105 managed by an adaptive clock method.例文帳に追加

アダプティブクロック方式で管理されるＴＴＳ（タイムスタンプ付きトランスポート・ストリーム）バッファ１０５の他に、ＲＴＰバッファ１０２を設ける。 - 特許庁

The plurality of clock gating circuits are chain-connected in series, and gating setting data are serially input via the chain connection.例文帳に追加

複数のクロックゲーティング回路は直列にチェーン接続され、チェーン接続を介してゲーティング設定データがシリアル入力される。 - 特許庁

The same operation is performed in all the systems, so that the phases of all clocks are synchronized with the comparison reference clock.例文帳に追加

同様の動作を全ての系で実行することにより、全てのクロックの位相が比較基準クロックと一致することとなる。 - 特許庁

To provide a frequency control circuit in which power consumption can be reduced without increasing the variation of a clock frequency.例文帳に追加

クロック周波数のバリエーションを増やすことなく、消費電力の低減を図ることができる周波数制御回路を提供する。 - 特許庁

Thus, the use of the high speed clock signal in the high frame mode is limited as required only and a generated heat at a tip of the endoscope is suppressed.例文帳に追加

これにより、高フレームモードの高速のクロック信号の使用が必要時に限定され、先端部の発熱が抑制される。 - 特許庁

PCR on the basis of a system clock frequency of 27 MHz is embedded in a predetermined transport packet among a plurality of transport packets.例文帳に追加

複数のトランスポートパケットのうちの所定のトランスポートパケットには、27MHzのシステムクロック周波数を基準としたPCRが埋め込まれている。 - 特許庁

When the count value matches a value set in the register 160, the intermediate output clock m0CLK is made to decay.例文帳に追加

そして、このカウント値とレジスタ１６０に設定された値とが一致するときに、中間出力クロックｍＯＣＬＫが立ち下げられる。 - 特許庁

As a result, the spurious is surely removed by a PLL 50, thereby suppressing jitter in the highly precise variable clock signal.例文帳に追加

これにより、そのスプリアスがＰＬＬ５０で確実に除去可能となり、高精度可変クロック信号の低ジッタ化を実現できる。 - 特許庁