「Clock In」に関連した英語例文の一覧と使い方(65ページ目) - Weblio英語例文検索

To improve the degree of freedom of system incorporation to a ROM designed for high speed specifications and utilizable without increasing the power consumption in a RON control circuit constituted so that a read-timing control signal of a ROM is generated in a circuit in which a system clock can be switched/selected to two modes of a low speed clock and a high speed clock.例文帳に追加

システムクロックを低速クロックと、高速クロックの２つのモードに切り替え選択可能とであって、この回路内で、ＲＯＭのリードタイミング制御信号を生成するように構成されたＲＯＭコントロール回路において、消費電力を上げることなく利用可能であって、かつ、高速仕様に設計されたＲＯＭに対して、システム組み込み自由度を向上させる。 - 特許庁

Then, prior to rewriting of the clock frequency managed at a CPU register 1a, data on the upper limit value of the clock frequency calculated in accordance with the level of power savings specified by a user in advance is read from a BIOS-ROM 6, and this value is compared with the value of the clock frequency calculated in accordance with the type of processing of the OS to determine which is lower.例文帳に追加

そして、ＣＰＵレジスタ１ａで管理されるクロック周波数の書換えを行なう前に、予めユーザが指定した省電力レベルに応じて計算されたクロック周波数の上限値のデータをＢＩＯＳ−ＲＯＭ６から読み出して、この値と、ＯＳの処理の種別に応じて計算されたクロック周波数の値を比較して低い方の値を判別する。 - 特許庁

A control circuit 23 sets the frequency of a clock RCK for the line buffer read of a digital video signal DATA stored in a first line buffer to 1/n (n>1) of the frequency of a start clock S_-CK serving as a transfer clock to the display portion 10 of the digital video signal DATA stored in the first line buffer 21 in a horizontal scanning period.例文帳に追加

コントロール回路２３は、ある１水平走査期間において、第１ラインバッファに格納されたデジタルビデオ信号ＤＡＴＡのラインバッファリード用クロックＲＣＫの周波数を、該第１ラインバッファ２１に格納されたデジタルビデオ信号ＤＡＴＡの表示部１０への転送クロックとしてのスタートクロックＳ＿ＣＫの周波数のｎ（ｎ＞１）分の１になるように設定する。 - 特許庁

The streaming system includes: an encoding device generating streaming data encoded based on a clock signal outputted in a self-device; a distribution device which streaming-distributes the streaming data based on the clock signal outputted in the self-device; and a receiving device receiving the streaming data and decoding it based on the clock signal outputted in the self-device.例文帳に追加

本発明におけるストリーミングシステムは、自装置内で出力されたクロック信号に基づいて符号化したストリーミングデータを生成する符号化装置と、自装置内で出力されたクロック信号に基づいてストリーミングデータをストリーミング配信する配信装置と、ストリーミングデータを受信して自装置内で出力されたクロック信号に基づいて復号する受信装置と、を備える。 - 特許庁

To reduce discrepancies of history times due to error of a built-in clock in a history recording device periodically correcting time information by a protocol such as SNTP.例文帳に追加

ＳＮＴＰ等のプロトコルにより時刻情報を定期的に補正する履歴記録装置において、内蔵時計の誤差による履歴時刻の不具合を低減する。 - 特許庁

To reduce EMI in a reception band based on a higher harmonics of a clock signal generated from a phase locked loop circuit in a portable telephone device or the like.例文帳に追加

携帯電話装置等において、位相同期ループ回路から発生するクロック信号の高調波に基づく受信帯域内のＥＭＩを低減する。 - 特許庁

A column address signal CAj is serially input to a column address decoder 11 in synchronization with an outer clock CLK from a higher-order bit to a lower-order bit in sequence.例文帳に追加

カラムアドレス信号ＣＡｊは、外部クロックＣＬＫに同期して、上位ビットから下位ビットへ順にカラムアドレスデコーダ１１にシリアル入力される。 - 特許庁

In this encoding rate detecting method, a received encoded signal is decoded while using a clock signal corresponding to an encoding rate ri in a first Viterbi decoding process ST11.例文帳に追加

第１のビタビ復号工程ＳＴ１１において、符号化率ｒi と対応するクロック信号を用いて受信した符号化信号を復号する。 - 特許庁

To provide an optical fiber transmission system capable of reducing the manufacturing cost of the system by using a common clock both in a trans mitting portion and in a receiving portion.例文帳に追加

送信部および受信部で共通クロックを使用することにより、システムの製造コストを下げられる光ファイバー伝送システムを提供する。 - 特許庁

To generate an accurate reproducing clock in an optical disk device using an optical disk medium of a structure in which land and a groove are wobbled (wobbling).例文帳に追加

ランドおよびグルーブが揺動（ウォブリング）されている構造の光ディスク媒体を用いる光ディスク装置において、高精度の再生クロックを生成する。 - 特許庁

Each detection circuit (202) receives an event-in signal (114) so as to generate an event signal on the basis of a clock phase at which the event-in signal is received.例文帳に追加

各検出回路（２０２）は、イベントイン信号（１１４）を受け取り、イベントイン信号が受信されるクロックの位相に基づいてイベント信号を生成する。 - 特許庁

A passband of the IF BPF 60 is variable in accordance with a reception band through switching the equivalent resistance value of the resistor R in response to the clock frequency f_CL.例文帳に追加

ＩＦＢＰＦ６０の通過帯域は、クロック周波数ｆ_ＣＬによる抵抗Ｒの等価抵抗値の切り換えにより、受信バンドに対応して変更できる。 - 特許庁

To make it possible to obtain a clock stabilized also in a latter stage when plural sets of data processors are connected by connecting devices to be connected to each other in multiple stages.例文帳に追加

接続装置同士を多段に接続して複数台のデータ処理装置を接続した際に、後段においても安定したクロックが得られるようにする。 - 特許庁

An analog signal for the sheet thickness is sampled, based on a clock 11 incorporated in a computer 1 for storing in a memory 16 for one round of drum.例文帳に追加

シート厚みについてのアナログ信号について、コンピューター１に内蔵するクロック１１に基づいてサンプリングを行い、ドラム１周分だけメモリー１６に記憶する。 - 特許庁

Thus, it is possible to prevent deterioration in reception performance caused by in-band spurious components arising from higher harmonic waves whose frequencies are integral multiples of a clock frequency.例文帳に追加

従って、周波数がクロック周波数の整数倍である高調波に起因する帯域内スプリアスによる受信性能劣化を抑制可能となる。 - 特許庁

To provide a delayed phase-locked loop circuit and communication apparatus using the same in which a normal clock signal can be generated even in a mis-lock state.例文帳に追加

ミスロック状態でも正常なクロック信号を発生させることができる遅延型位相同期回路及びこれを使用した通信機器を提供する。 - 特許庁

To generate a power on reset signal synchronized with a clock signal by achieving both of the prevention of an increase in a chip area and the prevention of an increase in the number of components on a substrate.例文帳に追加

チップ面積の増大防止及び基板上の部品点数の増加防止の両方を図り、クロック信号に同期したパワーオンリセット信号を生成する。 - 特許庁

To provide an electric wave correction clock with illumination function capable of surely conducting receiving without any trouble in reading the time in the dark.例文帳に追加

暗所における時刻の判読に支障をきたすことなく、確実に受信することを可能とした照明機能付電波修正時計を提供することにある。 - 特許庁

In the meantime, a sampling timer AE receives the start bit length and generates a sampling clock 19 placed in the center after a succeeding bit by using a 1/2 bit length for a start point.例文帳に追加

一方、スタートビット長はサンプリングタイマAEに入力され、その１／２ビット長を起点として次ビット以降の中央に位置するサンプリングクロック19を生成する。 - 特許庁

An ECC function verification data generation circuit 5 automatically generates detection data in which one-bit errors of '1' and '0' faults are simulatively generated in each clock.例文帳に追加

ＥＣＣ機能検証データ生成回路５は、擬似的に“１”故障および“０”故障の１ビット誤りを発生させた検証データをクロック毎に自動生成する。 - 特許庁

To urge a user to reset the time when the time to correct the time timed by a built-in clock part comes in a full automatic washing machine.例文帳に追加

全自動洗濯機において、内蔵する時計部の計時する時刻を修正すべき時期が到来したとき、使用者に時刻の再設定を促すようにする。 - 特許庁

A sync section 31 delivers a clock signal 32 corresponding to the resolution in the main scanning direction in synchronism with input of an SOS signal 30-L1.例文帳に追加

そして，同期部３１では，ＳＯＳ信号３０−Ｌ１の入力に同期して，主走査方向の解像度に対応したクロック信号３２を出力する。 - 特許庁

To provide an image display device that improves an image quality by generating a pixel clock of a variable period different in pulse width in response to drive of scanning means.例文帳に追加

走査手段の駆動に応じたパルス幅の異なる可変周期のピクセルクロックを発生させて画質の向上した画像表示装置を提供すること。 - 特許庁

To reduce the number of stages of logical operations that are conducted in one clock cycle by a logical operation circuit, in an operation circuit for operating CRC codes of parallel data.例文帳に追加

並列データのＣＲＣ符号を演算する演算回路において、論理演算回路が１クロックサイクルで行う論理演算の段数を低減する。 - 特許庁

The control circuit reads out data from the nonvolatile memory cell in response to the input of the read command, and outputs data from a data terminal in accordance with the clock signal.例文帳に追加

読み出しコマンドの入力に応答して制御回路は不揮発性メモリセルからデータを読み出し、クロック信号に応じてデータ端子からデータを出力する。 - 特許庁

In addition, by receiving only preamble signals and correcting an internal clock in the units of 6 seconds, time correction can be made easily even when the electric wave intensity is weak.例文帳に追加

また、プリアンブル信号のみを受信して内部時計を６秒単位で補正する事により、電波強度が弱い時でも時刻補正がし易くなる。 - 特許庁

To easily and accurately obtain actual working time by counting a clock signal in a sensor device and storing it in a memory means.例文帳に追加

本発明は、センサー装置内のクロック信号をカウンタでカウントしてメモリ手段に記憶することにより、実稼動時間を簡単にかつ正確に得ることを目的とする。 - 特許庁

In the signal processing circuit, a performance test on the first memory circuit is conducted according to the test program written in accordance with the clock signal.例文帳に追加

上記信号処理回路において、上記クロック信号に対応して上記書き込まれたテストプログラムに従って上記第１メモリ回路の動作試験を行う。 - 特許庁

The Mth memory resister of the memory device is address-assigned, and all the interconnected bits are written simultaneously in the Mth memory resistor in a single clock cycle.例文帳に追加

前記メモリ装置のM番目のメモリレジスタがアドレス指定され、すべての相互接続されたビットが、単一クロック周期内で同時にM番目のメモリレジスタへ書き込まれる。 - 特許庁

A magnetization control signal MAGCH becomes H-level in the case of no magnetizing inverison during the period of the specified number of clock and becomes L-level in the case the magnetizing inverison exists.例文帳に追加

磁化制御信号ＭＡＧＣＨは、所定数のクロック期間に磁化反転が無い場合はＨレベル、磁化反転が有る場合はＬレベルとなる。 - 特許庁

To test the connection of a clock and all circuits in a CDR circuit at a high speed, in a loop back test of a two-way communication circuit having the CDR circuit.例文帳に追加

ＣＤＲ回路を有する双方向通信回路のループバックテストにおいて、クロックの結線及びＣＤＲ回路内の全回路を高速でテスト可能とする。 - 特許庁

To consistently maintain the frequency of a driving pulse signal of a charge pump type power source circuit in spite of a change in the frequency of a data clock signal.例文帳に追加

チャージポンプ型電源回路の駆動パルス信号の周波数を、データクロック信号の周波数が変化しても一定に保つことを可能とすること。 - 特許庁

When data are inputted, in a circulation type shift register SR-A on an upper stage, data of a logic "1" shifts to the right (positive direction) in synchronization with a clock.例文帳に追加

データ入力があった場合、上段の循環型シフトレジスタＳＲ−Ａでは、クロックに同期して論理「１」のデータが右方向（正方向）にシフトしていく。 - 特許庁

To enable a smart card to exchange data with a device for supplying a permanent clock signal to the smart card in the case of operation in a permanent mode.例文帳に追加

パーマネントモードの動作において、スマートカードがパーマネントクロック信号Ｃｌｋｐをスマートカードに供給する装置とデータの交換をすることを可能にする - 特許庁

To diagnose and adjust exact time even in recovery from blackout by correcting time of clock used in each elevator device at a suppressed cost of line.例文帳に追加

エレベーターの各装置に用いられた時計を、回線費用を抑えて時刻修正し、停電回復時にも正確な時刻で診断・調整ができるようにする。 - 特許庁

A reference clock A before being changed in phase according to phase difference information is inputted to a frequency difference detector 208 in a wobble CLV control circuit 201.例文帳に追加

ウォブルＣＬＶ制御回路２０１内の周波数差検出器２０８には、位相差情報に応じて位相変化させる前の基準クロックＡを入力させる。 - 特許庁

To prevent deterioration in error rate of demodulated data even though a system clock deviates from a desired frequency under a situation in which automatic frequency control is not used.例文帳に追加

自動周波数制御を用いない状況下で、システムクロックが期待周波数からズレていても、復調データの誤り率の劣化を防止するようにする。 - 特許庁

In accordance with the modulation waveform, an oscillation frequency of the VCO 11 is modulated, and an output clock varying its frequency can be obtained as illustrated in (b).例文帳に追加

変調波形に応じてＶＣＯ１１の発振周波数は変調を受け、（ｂ）に示すように、周波数が変動する出力クロックが得られる。 - 特許庁

A data latch part receives and preserves color data in response to a main clock signal and outputs the preserved color data in response to a prescribed first signal.例文帳に追加

データラッチ部はメインクロック信号に応答してカラーデータを受信して保存し、所定の第１信号に応答して保存された前記カラーデータを出力する。 - 特許庁

In the test circuit 20, a burn-in control circuit 22 generates the test signal, based on a clock signal TESTCK which is supplied from the outside.例文帳に追加

テスト回路２０では、バーンインコントロール回路２２が、外部から供給されるクロック信号ＴＥＳＴＣＫに基づいて、上記テスト信号を生成可能である。 - 特許庁

To provide a microprocessor decoding a 32 bit length instruction in one clock in a 16 bit instruction set architecture provided with the 32 bit length instruction.例文帳に追加

３２ビット長命令を持つ１６ビット命令セットアーキテクチャにおいて、３２ビット長命令を１クロックでデコードすることができるマイクロプロセッサを提供する。 - 特許庁

To perform transmitting and receiving and a TDMA transmitting and receiving in proper timing respectively even when each slot is different in transmission clock phase.例文帳に追加

各スロットごとにその伝送クロック位相が異なる場合でも、送受信処理及びＴＤＭＡ送受信処理をそれそれ適切なタイミングで行えるようにする。 - 特許庁

Photoelectrically converted signals are supplied to a lock-in amplifier 17 for lock-in amplification using the reference clock to extract signals corresponding to the intensity values of the reflected lights.例文帳に追加

光電変換された信号を、ロックインアンプ１７で参照クロックを用いてロックイン増幅し、反射光の強度に対応する信号を抽出する。 - 特許庁

In an operation after a second stage, data that were subjected to replacement synthesis in a replacement synthesis circuit 66 are latched by the clock CLK1, and are outputted from the selector 62.例文帳に追加

第２段以降の演算では、入れ替え合成回路６６で入れ替え合成後のデータを、クロックＣＬＫ１によってラッチし、セレクタ６２から出力させる。 - 特許庁

Consequently, the voltage of the system clock can be varied in the same timing in the cycle of one pixel of the horizontal transfer pulses for all pixels.例文帳に追加

これにより、水平転送パルスの一画素分の周期内におけるシステムクロックの電圧変化のタイミングをすべての画素について同一にすることができる。 - 特許庁