| 例文 |
Complementary cellsの部分一致の例文一覧と使い方
該当件数 : 53件
A complementary value is written in spare memory cells of two cells, and stored one bit is read out by connecting these cells to a sense amplifier.例文帳に追加
相補な値をスペアメモリセル2セルに書込み、これらのセルをセンスアンプに接続することにより記憶した1ビットを読出す。 - 特許庁
MEMORY DEVICE IN WHICH MEMORY CELLS HAVING MUTUALLY COMPLEMENTARY DATA ARE ARRANGED例文帳に追加
互いに相補されるデータを有するメモリセルが配列されるメモリ装置 - 特許庁
Complementary data is written by using the two first memory cells and the two second memory cells each as a storage unit.例文帳に追加
2つの第1のメモリセルおよび2つの第2のメモリセルをそれぞれ記憶単位として相補データを書込む。 - 特許庁
Complementary data are written electrically in two nonvolatile memory cells MC1, MC2.例文帳に追加
2つの不揮発性メモリセルMC1、MC2には、相補データが電気的に書き込まれる。 - 特許庁
The semiconductor memory device includes a memory cell array which includes a plurality of unit memory cells, where each of the unit memory cells comprises complementary first and second floating body transistor capacitor-less memory cells.例文帳に追加
半導体メモリ装置は複数の単位メモリセルを具備し、各単位メモリセルは相補的な第1及び第2フローティングボディートランジスタ型キャパシタレスメモリセルを具備するメモリセルアレイを具備する。 - 特許庁
A twin cell (TW1, TW2) comprises memory cells (MCA1, MCA2, MCB1, MCB2) which store complementary tune data and two twin cells store the same tune information.例文帳に追加
ツインセル(TW1、TW2)は、互いに相補なチューンデータを格納するメモリセル(MCA1,MCA2,MCB1,MCB2)で構成され、2つのツインセルが同一チューン情報を格納する。 - 特許庁
A memory macro 1 has a memory-cell array 2 containing a plurality of memory cells 3, complementary digit-line pair DTj and DBj connected to the memory cells 3 and a column system peripheral circuit 6 connected to the complementary digit-line pair DTj and DBj.例文帳に追加
メモリマクロ1は、複数のメモリセル3を含むメモリセルアレイ2と、メモリセル3に接続された相補デジット線対DTj、DBjと、相補デジット線対DTj、DBjに接続されたカラム系周辺回路6とを備えている。 - 特許庁
A control circuit of a memory array device that has one or two related memory cells includes a true bitline connected to one or two memory cells and a complementary bitline.例文帳に追加
関連した1つまたは複数のメモリ・セルを有するメモリ・アレイ・デバイスの制御回路は、1つまたは複数のメモリ・セルに結合された真ビットラインおよび相補ビットラインを含む。 - 特許庁
Two complementary read bit lines for reading out data from respective memory cells MC_1-MCN are arranged on the opposite sides in the arranging direction of the memory cells MC_1-MCN.例文帳に追加
メモリセルMC_1 〜MC_N の配置方向の両側には、各メモリセルMC_1 〜MC_N からデータを読み出すための相補的な2本の読み出しビット線が平行に配置されている。 - 特許庁
A memory array includes a plurality of static type memory cells disposed at intersecting points of a plurality of word lines and a plurality of complementary bit lines.例文帳に追加
メモリアレイを複数のワード線と複数の相補ビット線の交点に設けられた複数のスタティック型メモリセルで構成する。 - 特許庁
A first and a second memory cells MC1, MC2 store separate data on the first mode and complementary data on the second mode.例文帳に追加
第1、第2のメモリーセルMC1、MC2は第1のモードでは別個のデータを記憶し、第2のモードでは相補データを記憶する。 - 特許庁
To improve the degree of integration of a memory LSI in which memory cells and the other peripheral circuits are composed of CMOS FETs (complementary metal oxide FETs).例文帳に追加
メモリセルとその他の周辺回路を共にCMOSFETで構成したメモリLSIの集積度を向上させる。 - 特許庁
The semiconductor memory device includes complementary first and second bit lines, a unit memory cell including complementary first and second floating body transistor capacitorless memory cells respectively coupled to the complementary first and second bit lines, and a voltage sense amplifier which is coupled between the complementary first and second bit lines and amplifies a voltage differential between the complementary first and second bit lines.例文帳に追加
相補的な第1及び第2ビットライン、相補的な第1及び第2ビットラインにそれぞれ接続されている相補的な第1及び第2フローティングボディートランジスタ型キャパシタレスメモリセルを具備する単位メモリセル、及び相補的な第1及び第2ビットライン間の電圧差を増幅する相補的な第1及び第2ビットライン間に接続されている電圧センス増幅器で構成されている。 - 特許庁
An I/O cell 2 comprises a complementary I/O cell which outputs one output signal as a complementary signal consisting of a normal rotation signal and inverted signal, and two I/O cells 2 are connected parallel to each other.例文帳に追加
I/Oセル2は、1つの出力信号を正転信号と反転信号からなる相補信号として出力する相補型I/Oセルからなり、2つのI/Oセル2が並列接続された構成からなる。 - 特許庁
To-be-retrieved data and retrieval data are respectively stored in the first and second transistors, and mutually complementary data items are stored in the operator cells of the storage unit.例文帳に追加
第1および第2のトランジスタに被検索データおよび検索データを格納するとともに、演算子セルに互いに相補データを格納する。 - 特許庁
A data storage part (SU) of a TCAM cell (TMC) is constituted of two twin cells (TW0, TW1) having respectively 2 bits DRAM cells (MC1-MC4), complementary data is stored in each twin cell respectively.例文帳に追加
TCAMセル(TMC)のデータ記憶部(SU)を、それぞれが2ビットのDRAMセル(MC1−MC4)を有する2つのツインセル(TW0,TW1)で構成し、各ツインセルそれぞれに相補データを格納する。 - 特許庁
A nonvolatile memory 7 comprises: a memory allay 40 in which a plurality of twin cells for storing complementary data are arranged; and first to third determination parts 70, 72, and 20.例文帳に追加
不揮発性メモリ7は、相補データを記憶するツインセルが複数配列されたメモリアレイ40と、第1〜第3の判定部70,72,20とを備える。 - 特許庁
Further, a plurality of combining circuit cells (TOG) are provided, each having inputs respectively coupled to ones of a predetermined number of delay stage tap outputs and providing complementary outputs.例文帳に追加
所定数の遅延段タップ出力に接続された入力を有し、相補出力を供給する、複数の合成回路セル(TOG)が設けられる。 - 特許庁
The device has a memory cell array having a plurality of CMOS static type memory cells provided at the intersections of a plurality of word lines and a plurality of complementary bit lines.例文帳に追加
複数のワード線と複数の相補ビット線の交差部に設けられた複数のCMOSスタティック型メモリセルを有するメモリセルアレイを有する。 - 特許庁
Respective one node of internal storage nodes of the twin cells is selected, complementary retrieving data on a pair of retrieving data lines (SL, /SL) is compared with storage data by a comparing circuit.例文帳に追加
ツインセルの内部記憶ノードをそれぞれ1つ選択して、比較回路で、検索データ線対(SL,/SL)上の相補検索データと記憶データとを比較する。 - 特許庁
Data to be stored are stored in a pair of memory cells by complementary data and a pair of these memory cells are connected to a pair of bit lines BL and /BL connected to a common sense amplifier SA in response to the selection of a word line WL.例文帳に追加
記憶すべきデータを相補データで1対のメモリセルに記憶し、その1対のメモリセルが、ワード線WLの選択に応答して共通のセンスアンプSAに接続される1対のビット線BL、/BLに接続されるように構成することを特徴とする。 - 特許庁
Since the mask registers in two switchboard cores are loaded with complementary values, only through one SCAL transmission element, the complete distribution of cells to the arbitrary port adapters is enabled.例文帳に追加
2つの交換機コア内のマスク・レジスタは相補値をロードするので、1つのSCAL送信要素だけを介して、任意のポート・アダプタへのセルの完全な分配が可能になる。 - 特許庁
To reduce chip area when verify-read-out and normal data read-out are performed, incorporating a nonvolatile memory writing complementary data in two memory cells.例文帳に追加
2つのメモリセルに相補的なデータを書き込む不揮発性メモリを内蔵してベリファイ読み出しと通常データ読み出しとを行うに際してチップ面積を削減すること。 - 特許庁
The bioactive group can include proteins, peptides, carbohydrates, nucleic acids and other molecules that are capable of binding noncovalently to specific and complementary portions of molecules or cells.例文帳に追加
生物活性基は、蛋白、ペプチド、炭水化物、核酸、及び分子または細胞の特異的かつ相補的部分に非共有結合できる他の分子を含むことができる。 - 特許庁
AS complementary data are written in these two memory cells, voltage between bit lines at the time of sense operation can be increased sufficiently and refresh-internal can be lengthened.例文帳に追加
これらの2つのメモリセルには相補なデータが書込まれるため、センス動作時のビット線間電圧は十分大きくすることができ、リフレッシュ間隔を長くすることができる。 - 特許庁
For example, respective memory cells (e.g. MCO) are composed of two NMOS transistors (MN40t, MN40b), a drain of the MN40t is connected to a bit line BLTm being as one complementary bit line, and a drain of the MN40b is connected to a bit line BLBm as the other complementary bit line.例文帳に追加
例えば、各メモリセル(例えばMC0)を2個のNMOSトランジスタ(MN40t,MN40b)で構成し、MN40tのドレインを相補ビット線の一方となるビット線BLTmに接続し、MN40bのドレインを相補ビット線の他方となるビット線BLBmに接続する。 - 特許庁
The switch 19 between bit lines does not short-circuit the bit lines of two memory cells 13 and 14 to which complementary bit data is written in the first writing when writing the bit data n times.例文帳に追加
ビット線間スイッチ19は、ビットデータをn回書き込むときの1回目の書き込みでは、相補のビットデータを書き込む2つのメモリセル13,14のビット線間を短絡しない。 - 特許庁
A selector (106) selects an output from one of a pair of complementary outputs of one of the combining cells in response to a selection control signal from a phase detector (112).例文帳に追加
セレクタ(106)は、位相検出器(112)からの選択制御信号に応答して、合成セルの1つに係る一対の相補出力のうちの一方から出力を選択する。 - 特許庁
The semiconductor storage device includes: a subarray 11 having a plurality of memory cells 12, each of which has a pair of memory nodes which are complementary to each other; and a memory cell array having the plurality of subarrays 11.例文帳に追加
半導体記憶装置は、互いに相補な関係にある一対の記憶ノードを有するメモリセル12を複数有するサブアレイ11と、サブアレイ11を複数有するメモリセルアレイを備える。 - 特許庁
Complementary data are written in each reference cell 10a, 10b, and data are each re-written so as to be inverted in the polarity at each erase/write operation of the memory cells 10.例文帳に追加
各基準セル10a,10bには互いに相補なデータが書き込まれ、各データは、メモリセル10の消去/書き込み動作毎にそれぞれ逆の極性となるように反転して書き換えられる。 - 特許庁
In normal data read-out operation NR_RD, one side of selectors 24 supplies data which are complementary to two memory cells MC1, MC2 to first and second input terminal In1, In2 of the sense amplifier 26.例文帳に追加
通常データ読み出し動作NR_RDでは、一方のセレクタ24は2つのメモリセルMC1、MC2の相補データをセンス・アンプ26の第1と第2の入力端子In1、In2とに供給する。 - 特許庁
The column selecting section 27 connects the bit lines BL and BL# connected respectively to two selecting memory cells being a pair storing complementary data each other to the data read-out circuit 60 in a second mode.例文帳に追加
列選択部27は、第2のモードでは、互いに相補データを記憶する対をなす2個の選択メモリセルとそれぞれ接続されたビット線BLおよびBL♯を、データ読出回路60と接続する。 - 特許庁
The 1T/1C-type deciding memory cells, in which complementary data are stored for each of the pairs of JMC0 and JMC1, JMC2 and JMC3, JMC4 and JMC5, and JMC6 and JMC7, are controlled so as to simultaneously perform the writing/reading, thereby operating as 2T/2C-type memory cells.例文帳に追加
1T/1C型の判定用メモリセルは、ペアJMC0およびJMC1、JMC2およびJMC3、JMC4およびJMC5、JMC6およびJMC7毎に、相補データが格納され、同時に書き込み/読み出しを行うように制御されるので、2T/2C型メモリセルとして動作する。 - 特許庁
In a Vss pre-charge system, dummy cells (a), (b) provided with a third contact connected to a Vccs power source line in addition to a bit line contact and a storage node contact are arranged at complementary bit lines BL, ZBL respectively.例文帳に追加
Vssプリチャージ方式において、相補のビット線BL,ZBLのそれぞれに、ビット線コンタクト、ストレージノードコンタクトに加えてVccs電源線に接続される第3コンタクトを備えるダミーセルa,bを配設する。 - 特許庁
The method for inhibiting the proliferation of the tumor cells comprises transferring each of the tumor cells with a double-stranded RNA comprising an oligoribonucleotide including at least consecutive 19 bases in a specific base of NEK2 gene and corresponding to a base sequence with 30 or less consecutive bases of the base sequences of the gene; and oligoribonucleotide complementary thereto.例文帳に追加
NEK2遺伝子の特定塩基配列中の連続する19塩基を少なくとも含む、該遺伝子の塩基配列の連続する30塩基以下の塩基配列に相当するオリゴリボヌクレオチド及びその相補的オリゴリボヌクレオチドから成る2本鎖RNAを腫瘍細胞へ導入することからなる、該腫瘍細胞を抑制する方法。 - 特許庁
To obtain a cerebral cell-protecting composition which can inhibit the generation of active oxygen and a peroxide, can help the supply of constituents for damaged or damaging cerebral cells to produce neurocyte-growth factors, and thereby enables that ingredients having reducing effects on the loss of the cerebral cells exhibit a synergism or a complementary action.例文帳に追加
活性酸素や過酸化物の発生をおさえ、損傷又は損傷が進行中の脳細胞の構成成分を供給し神経細胞成長因子の発生を助けることで、脳細胞の損失を減らす効果を持つ成分がお互いに相乗作用又は相互補完作用をすることのできる、脳細胞保護のための組成物を提供する。 - 特許庁
On the second mode, readout circuit RC reads out the complementary data of the first and second memory cells MC1, MD1 by comparing the detection current flowing into the first memory cell MC1 from the differential signal amplifier section CM1 and the detection current flowing into the second memory cell MD1.例文帳に追加
第2のモードでは、差動信号増幅部CM1から第1のメモリーセルMC1に流れる検出電流と第2のメモリーセルMD1に流れる検出電流を比較することで第1、第2のメモリーセルMC1、MD1の相補データを読み出す。 - 特許庁
Each of the plurality of memory cells has a latch circuit in which input/output terminals of a pair of inverters are cross-connected and which keeps a complementary level at a pair of storage nodes, and a pair of write-in transistors provided between a pair of storage nodes and the prescribed power source voltage.例文帳に追加
この複数のメモリセルは,それぞれ,1対のインバータの入出力端子を交差接続し1対の記憶ノードに相補レベルを維持するラッチ回路と,1対の記憶ノードと所定の電源電圧との間に設けられた1対の書き込みトランジスタとを有する。 - 特許庁
A ferroelectric memory having a first memory cell with a ferroelectric capacitor for storing a single logic level, a second memory cell with a pair of ferroelectric capacitors for storing complementary logic levels, and a twin sense amplifier connected to the first and second memory cells is produced.例文帳に追加
単一の論理レベルを記憶する強誘電体キャパシタを有する第1メモリセルと、相補の論理レベルを記憶する強誘電体キャパシタ対を有する第2メモリセルと、第1および第2メモリセルに接続されたツインセンスアンプとを有する強誘電体メモリが製造される。 - 特許庁
To provide antibodies comprising specified portions or variants specific for tumor necrosis factor alpha (TNF) protein or fragment thereof, as well as nucleic acids encoding such anti-TNF antibodies, complementary nucleic acids, vectors, host cells, and making and using methods thereof including therapeutic formulations, administration, and devices.例文帳に追加
腫瘍壊死因子アルファ(TNF)タンパク質またはそれらのフラグメントに特異的な特定部分または変異体を含む抗体、ならびにそのような抗-TNF抗体をコードする核酸、相補的核酸、ベクター、宿主細胞、および治療用の製剤、投与およびデバイスを含むそれらの作成および使用法を提供する。 - 特許庁
The reagents may be any of the following, including primers designed to amplify all or part of TSLC1 genes, probes designed so as to be a complementary alignment for all or part of TSLC1 genes, antibodies specifically detecting the surface antigens of leukemic cells TSLC1, and antibodies specifically detecting soluble TSLC1.例文帳に追加
試薬は、TSLC1遺伝子の全部又は一部を増幅するように設計されたプライマー、TSLC1遺伝子の全部又は一部に相補的な配列となるように設計されたプローブ、白血病細胞表面抗原TSLC1を特異的に認識する抗体及び可溶型TSLC1を特異的に認識する抗体のいずれでも良い。 - 特許庁
A write dummy bit is constituted of a first dummy line and a second dummy line corresponding to complementary bit lines of a memory array and a plurality of first dummy cells which are formed in the same form as a static type memory cell and a write current path is connected between the first dummy line and the second dummy line.例文帳に追加
メモリアレイの相補ビット線に対応した第1ダミー線と第2ダミー線と、スタティック型メモリセルと同じ形態で形成され、書き込み電流経路が上記第1ダミー線と第2ダミー線との間に接続された複数の第1ダミーセルとで書き込みダミービットを構成する。 - 特許庁
A memory cell MC selected from among a plurality of memory cells MC according to an address signal is connected to, for example in a test mode, one of complementary input nodes of a sense amplifier SA via an n-type MOSFET 10a for controlling a read voltage whose gate terminal is applied with a voltage VCLMP.例文帳に追加
たとえば、テストモードにおいて、センスアンプSAの相補の入力ノードの一方には、ゲート端子に電圧VCLMPが印加される読み出し電圧制御用のn型MOSFET10aを介して、アドレス信号に応じて複数のメモリセルMCの内から選択される1つのメモリセルMCが接続される。 - 特許庁
The electrophoretic display device includes first, second and third cells 6 (#1 to #3), wherein each cell includes a first color substance (5A) corresponding to a mutually differing one of three primary colors in additive color mixing or subtractive color mixing (R, G and B or Cy, Ma and Ye), and a second color substance (5B) in a relationship of complementary colors with the first color substance.例文帳に追加
第1、第2及び第3のセル6(#1〜#3)のそれぞれは、加法混色又は減法混色の3原色(R,G及びB、又は、Cy,Ma及びYe)のうちの異なる1色に対応する第1の色物質(5A)と、当該第1の色物質(5A)と補色関係にある第2の色物質(5B)とを有する。 - 特許庁
The oligonucleotide analog (i) includes nuclease-resistant backbone, (ii) can be uptaken by cells, (iii) includes 8-40 nucleotide bases, and (iv) includes a sequence of at least 8 bases complementary to the region of the virus' positive strand RNA genome that includes at least a portion of a specific sequence.例文帳に追加
そのオリゴヌクレオチドアナログは、(i)ヌクレアーゼ抵抗性の骨格を有し、(ii)細胞に取り込まれ得、(iii)8〜40個の間のヌクレオチド塩基を含み、そして、(iv)特定の配列の少なくとも一部分を含む上記ウィルスの正鎖RNAゲノムの領域に相補的な、少なくとも8塩基の配列を有する。 - 特許庁
Thus, even when the total sum of the off-leak current of an access transistor in the entire memory cells 201 and 202 belonging to the same column is as large as the on-current (drive current) of one drive transistor, the potential difference of a required size is secured between the complementary bit line pair BITO and NBITO at the time of the activation of a sense amplifier 250.例文帳に追加
これにより、同一コラムに属する全メモリセル201,202中のアクセストランジスタのオフリーク電流の総和が、1個のドライブトランジスタのオン電流(ドライブ電流)に匹敵するほど大きくても、センスアンプ250の起動時に相補ビット線対BIT0,NBIT0の間に所要の大きさの電位差が確保される。 - 特許庁
The apparatus is a nonvolatile semiconductor memory apparatus in which data can be written and erased and data can be held even while voltage is not supplied, the apparatus is provided with a plurality of memory cells including a plurality of electric charge localizing parts in which electrostatic charges corresponding to data can be accumulated respectively, any two in the electric charge localizing parts accumulate electric charges in a complementary state.例文帳に追加
データを書込み及び消去可能で、電圧が供給されない間も当該データを保持可能な不揮発性の半導体記憶装置であって、データに対応する静電荷をそれぞれ蓄えることが可能な複数の電荷局在部を含むメモリセルを複数備え、電荷局在部の内のいずれか2つが相補的な状態で電荷を蓄える。 - 特許庁
The heptamer-type small guide nucleic acid comprises 7 bases including a base sequence complementary to at least continuous 5 bases in the target RNA, wherein 1-4 bases in the sequence are LNA (locked nucleic acid) modified, and the activity of a gene for transcribing the target RNA is reduced or extinguished by cleaving the target RNA with the action of tRNaseZ^L in cells.例文帳に追加
標的RNAの少なくとも連続5塩基と相補的な塩基配列を含む7塩基からなり、その配列中の1から4塩基がLNA(locked nucleic acid)修飾されており、細胞内においてtRNaseZ^Lの作用により標的RNAを切断することによってこの標的RNAを転写する遺伝子の活性を低下または消滅させるヘプタマー型スモールガイド核酸。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|