「Eight bit」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

For a check on the content of the control register 11 in the core part 10, the switching signal TST selects the lower eight bits of the 32-bit data.例文帳に追加

また、コア部１０内の制御レジスタ１１の内容をチェックする場合は、切替信号ＴＳＴによって３２ビットのデータの下位８ビットを選択する。 - 特許庁

Data buses 164d, 164e are provided with eight data lines (8-bit) for connecting a connector 164c, a buffer 164a, and a bus 166 to each other.例文帳に追加

データバス１６４ｄ及び１６４ｅは、８本のデータ線（８ｂｉｔ）を備え、コネクタ１６４ｃ、バッファ１６４ａ、バス１６６とを接続する（図８参照）。 - 特許庁

In a substrate and a connector, eight data lines are allocated to a point where 16 data lines are allocated in the case of the 16-bit DDR-SDRAM.例文帳に追加

基板およびコネクタでは、１６ビットＤＤＲ−ＳＤＲＡＭでは１６本のデータ線が割り当てられていた箇所に、８本のデータ線が割り当てられる。 - 特許庁

In a method (a), first of all, contents 1 are divided into eight contents planes 1A, and bit streams on a low-order contents plane 1a therein are reversibly compressed.例文帳に追加

（ａ）の方法は、まずコンテンツ１を８枚のコンテンツプレーン１Ａに分割し、その中の低位のコンテンツプレーン１ａのビット列を可逆的に圧縮する。 - 特許庁

A register file 120 is provided with: totally eight 128-bit width registers of four arithmetic registers (CV0 to CV3) and four evacuation registers (CV4 to CV7).例文帳に追加

レジスタファイル１２０は４本の演算レジスタ（ＣＶ０乃至ＣＶ３）と４本の退避レジスタ（ＣＶ４乃至ＣＶ７）の計８本の１２８ビット幅レジスタを備える。 - 特許庁

To provide a cross recess for a screw with a projection, of which contact part is gradually crushed by partial contact to be tightly fitted to a driver bit from eight directions to increase the galling force, and to obtain the strong galling force for surely galling the driver bit.例文帳に追加

部分接触で、接触部を徐々に潰して、ドライバービットに八方向から密着して、食い付き力を増す、突起付きネジ用十字穴を得、さらに、確実にドライバービットに食い付ける、強い食い付き力を得る。 - 特許庁

A predetermined bit pattern recorded in a magnetic disk is composed of a first pattern of a cycle N (N is an even number) including eight magnetization reversals within one cycle and a second pattern subjected to magnetization reversal in each N/2 bit.例文帳に追加

前記磁気ディスクに記録された所定のビットパターンは、１周期内に８個の磁化反転を含む周期Ｎ（Ｎは偶数）の第１のパターンと、Ｎ／２ビット毎に磁化反転する第２のパターンとから構成される。 - 特許庁

An 8-bit shift register 72 comprises eight cells b0-b7, fetches each bit of data Data1 to the cell b0 in synchronization with a leading edge of a clock CLK from a transmitter 10, and shifts the content of each cell to a high-order cell.例文帳に追加

８ビット・シフトレジスタ７２は８個のセルｂ０〜ｂ７からなり、送信装置１０からのクロックＣＬＫの上がりエッジに同期して、データＤａｔａ１の各ビットをセルｂ０に取り込み、各セルの内容を上位セルにシフトする。 - 特許庁

When an input data of eight-bit unit is transferred into a sign language of fifteen-bit unit, the auxiliary information such as cipher, region, rating, identification ID, address for access, URL of related information or certified information of justified media is superimposed.例文帳に追加

８ビット単位の入力データを１５ビット単位の符号語に変換する際に、暗号、リージョン、レーティング、識別ＩＤ、アクセス用アドレス、関連情報のＵＲＬ、あるいは、正当メディアの認証情報等の補助情報を重畳する。 - 特許庁

As a 16-bit input, 16-bit output device, one KASUMI round for generating a fractional portion of the KASUMI cipher is deployed with appropriate feedback such that eight sequential rounds produce the KASUMI output.例文帳に追加

１６ビット入力、１６ビット出力の装置であり、ＫＡＳＵＭＩ暗号の断片部分を生成する１つのＫＡＳＵＭＩラウンドが、８つ連続して、ＫＡＳＵＭＩ出力を生成するよう、適切なフィードバックをともなって配備される。 - 特許庁

As a 32-bit input, 32-bit output device, one KASUMI round for generating a fractional portion of the KASUMI cipher is deployed with appropriate feedback such that eight sequential rounds produce the KASUMI output.例文帳に追加

３２ビット入力、３２ビット出力の装置であり、ＫＡＳＵＭＩ暗号の断片部分を生成する１つのＫＡＳＵＭＩラウンドが、８つ連続して、ＫＡＳＵＭＩ出力を生成するよう、適切なフィードバックをともなって配備される。 - 特許庁

This bit block figure is one example of a binary weighted PWM scheme in which the light intensity of a frame is controlled by splitting the frame into eight binary weighted time periods (B7-B0).例文帳に追加

フレームを８個のバイナリ加重期間（Ｂ７〜Ｂ０）へ分割することによってフレームの光強度が制御されるバイナリ加重ＰＷＭ方式の一例のビットブロック図である。 - 特許庁

A cutter head 3 has a center bit 20, four first to fourth spoke parts 22a to 22d, the first to eighth cutter bits 24-1 to 24-8 of eight in total, and a ring member 26.例文帳に追加

カッタヘッド３は、センタビット２０と、４本の第１〜第４スポーク部２２ａ〜２２ｄと、合計８個の第１〜第８カッタビット２４−１〜２４−８と、リング部材２６とを備えている。 - 特許庁

When a test operation is performed, the memory divides the n-bit data output pins into eight groups to make the groups correspond to respective area in the memory, when a failure memory cell is relieved, failure relieving operation is performed for each memory area corresponding to data output pins of the eight groups.例文帳に追加

メモリはテスト動作時にｎビットデータ出力ピンを８個のグループに分割して内部のメモリ領域に対応させ、欠陥メモリセルを欠陥救済する場合、８個のグループのデータ出力ピンに対応するメモリ領域別に欠陥救済動作を行う。 - 特許庁

A current supply circuit 10 includes a bit select circuit 40 selectively outputting even-numbered bits or odd-numbered bits of eight bit image data DIN in accordance with a control signal SD, and supplies a gray-scale current Idat corresponding to the bits outputted from the bit select circuit 40 to a pixel 100.例文帳に追加

電流供給回路１０は、制御信号ＳＤに応じて、８ビットの画像データＤＩＮの偶数ビットおよび奇数ビットの一方を選択的に出力するビット選択回路４０を含み、ビット選択回路４０から出力されたビットに応じた階調電流Ｉｄａｔを画素１００へ供給する。 - 特許庁

To solve the problems that it takes time for settling and it is difficult to attain acceleration since basic components need to be cascade-connected in seven stages in order to obtain an eight-bit digital value.例文帳に追加

８ビットのデジタル値を得るためには基本構成要素を７段カスケード接続しなければならないためセトリングに時間がかかり、高速化が困難であったという課題を解決する。 - 特許庁

These eight bit outputs of the counters 51 to 58 are outputted to the outside via a switch SW and under the control of the ON/OFF control of a horizontal scanning circuit 34.例文帳に追加

カウンタ５１〜５８から得られた第１ビット出力〜第８ビット出力は、水平走査回路３４によるＯＮ／ＯＦＦ制御に従い、スイッチＳＷを介して外部に出力される。 - 特許庁

In a deblock circuit 61, the upper eight bits and the lower two bits that are present in the working memories 56 and 57 after the synthesis are added to compose a 10-bit signal, which is written into the same position of the I frame memory 51.例文帳に追加

デブロック回路６１では、合成後の作業メモリ５６，５７に存在する上位８ビット、下位２ビットを合わせて１０ビット信号を構成し、Ｉフレームメモリ５１の同位置に書き込む。 - 特許庁

The digital gamma correction circuit 220 converts an eight bit digital picture signal to a ten bit, based on the gamma correction properties predetermined in accordance with the applied voltage/ transmissivity characteristics incident to a liquid crystal apparatus 410 in the entire range of 0%-100% transmissivity.例文帳に追加

ディジタルガンマ補正回路（２２０）は、８ビットのディジタル映像信号を、透過率０％〜１００％の全範囲において液晶装置（４１０）に固有の印加電圧−透過率特性に従って予め定められたガンマ補正特性に基づいて、１０ビットのディジタル映像信号に変換する。 - 特許庁

The ECC circuit 103 allots a test bit ECC of 40 bits making 4224 bits being eight times of 528 bits being write and read units for one memory cell area 101j as information bit length, and performs encoding processing and decoding processing with 8 bits in parallel.例文帳に追加

ＥＣＣ回路１０３は、１つのメモリセルエリア１０１ｊに対する書き込み及び読み出しの単位となる５２８ビットの８倍の４２２４ビットを情報ビット長として１つの４０ビットの検査ビットＥＣＣを割り当て、符号化処理及び復号処理を８ビットで並列に実行する。 - 特許庁

Here, the bit string SP is obtained by assigning possible values of (x) to a function SP(x) wherein eight functions s(x) equivalent to any of substitution function s_j(x) by cyclic shift are arrayed.例文帳に追加

ここで、ビット列ＳＰは、循環シフトによって何れかの換字関数ｓ_ｊ（ｘ）と同値となる関数ｓ（ｘ）を８個配列した関数ＳＰ（ｘ）に、ｘの取り得る値を代入したものである。 - 特許庁

Then the bit modeling apparatus transfers a state of a coefficient being an encoding object and a state of eight vicinity coefficients of the coefficient from a memory 11 to a shift register 13 and executes encoding by referencing the state stored in the shift register 13.例文帳に追加

そして、符号化対象となる係数のステートと、その係数の８近傍係数のステートを、メモリ１１からシフトレジスタ１３へ転送し、このシフトレジスタ１３内に格納されているステートを参照して符号化を行う。 - 特許庁

An acoustic signal is divided in each prescribed section and a state of a low frequency component in the prescribed section is changed in accordance with two bits to be embedded and eight values to be obtained according to positions in one word of two-bit added information.例文帳に追加

音響信号を所定区間に区分し、埋め込むべき２ビットおよびこの２ビットの付加情報の１ワード内の位置によりとり得る８値に応じて、前記所定区間の低周波成分の状態を変更する。 - 特許庁

Since original image data S0 is provided with R, G and B information of eight bits respectively, for example, and four pixels are respectively provided with 8-bit information, (3×4×8=96)-bit information is obtained as numerical information from the image with the lowest resolution concerning three R, G and B colors.例文帳に追加

例えば原画像データＳ０がＲＧＢ各８ビットの情報を有し、最低解像度の画像が２×２画素の時は、４画素にそれぞれ８ビットの情報を有するため、ＲＧＢ３色であると、最低解像度の画像により３×４×８＝９６ビットの情報が数値情報として得られる。 - 特許庁

Using this decoded value as input, a complex amplitude corresponding to eight phase on a complex plane is outputted from a set of non-linear 2-bit DA converter for outputting an amplitude of {-1.7, -0.7, 0.7, 1.7}, and a complex sine wave is generated.例文帳に追加

このデコード値を入力として、｛−１．７，−０．７，０．７，１．７｝の振幅を出力する１組の非線形２ビットＤＡコンバータからは、複素平面上の８位相に対応する複素振幅が出力され、複素正弦波を生成する。 - 特許庁

Eight bit intensity modulation is carried out by an intensity modulating means 10; and this output is time-modulated in four steps in accordance with the FRC(frame rate control) method by a time modulation means 20, and is thereby provided with the distributed density.例文帳に追加

強度変調手段10により８ビットの強度変調を行うとともに、該出力を時間変調手段20によりＦＲＣ方式にしたがって４段階で時間変調することにより、その配分された濃度となるようにする。 - 特許庁

Kukai, who visited to the Tang dynasty by Kentoshi Ship in 804 like Saicho, studied authentic Mikkyo under Keika (746 – 806) who was one of Shingon-hasso (Eight Patriarchs of the Shingon mission) and came back to Japan a bit later than Saicho in 806, bringing back lots of Buddhist scriptures and hogu (ritual implements). 例文帳に追加

最澄と同じく804年の遣唐使で入唐した空海は、真言八祖の一人恵果（746年-806年）から正統的な密教を学び、大量の経典・法具を携え、最澄よりやや遅れて大同(日本)元年（806年）に帰国していた。 - Wikipedia日英京都関連文書対訳コーパス

To provide an imaging apparatus which provides an image signal of high definition (e.g., eight millions of pixels or more) and high gradation (e.g., 16-bit gradation), and still maintains a prescribed frame rate (e.g., 30/sec) when shooting a motion picture.例文帳に追加

高精細（例えば、８００万画素以上）で、かつ、高諧調（例えば、１６ビット諧調）の画像信号が得られながらも、動画を撮影する場合には、所定のフレームレート（例えば、３０枚／秒）を維持することが可能な撮像装置を提供する。 - 特許庁

A DMA controller 6 is used to read clock data (eight-bit characters for seven-segment type LCD) in response to interrupt from a clock information generating circuit 5 without intervening by a CPU 1, and the clock data is transferred to an LCD display register 8 without intervening by the CPU 1.例文帳に追加

ＤＭＡコントローラ６を使用して、ＣＰＵ１を介さずに時計情報生成回路５からの割り込みを受けて時計データ（７セグメント・タイプＬＣＤ用の８ビット・キャラクタ）を読み取り、その時計データを、ＣＰＵ１を介さずにＬＣＤ表示レジスタ８に転送する。 - 特許庁

The 8-bit data bits converted by the A/D conversion circuits 144 are supplied to eight pixels 110, which in turn correspond to the crossings of the selected scanning lines 112 and selected 8 data lines 114, through the 8 data lines.例文帳に追加

選択される走査線１１２と選択される８本のデータ線１１４との交差に対応する８個の画素１１０に対し、Ａ／Ｄ変換回路１４４によって変換された８ビットのデータビットは、選択される８本のデータ線を介して供給される。 - 特許庁

Eight-bit data set with dip switches are repeated in the form of a serial signal by the INMARSAT satellite from an HSD model and the INMARSAT communication control unit and sent to a shore station which provides transfer service and the data transferred from it are converted into a parallel signal to make 8 LEDs illuminate.例文帳に追加

ディップスイッチで設定した８ビットのデータをシリアル信号にしてＨＳＤモデムおよびインマルサット通信制御ユニットよりインマルサット衛星を中継して、転送サービスを行う海岸局へ送信し、そこから転送されてきたデータをパラレル信号にして８個のＬＥＤを点灯させる。 - 特許庁

Because of me, the average age of the cabinet ministers rose. But I am a bit relieved that there is a cabinet colleague who is eight months my senior, Mr. Makoto Taki, who has been appointed Minister of Justice. My age will not be mentioned when the profiles of the cabinet members are described. 例文帳に追加

今度の改造内閣で一気に平均年齢を引き上げた張本人ですけれども、私より8か月先輩が、滝実がおりまして、法務大臣ですが、ほっとしておりまして、色々な紹介の中では省かれるなと、こう思っております。よろしくお願いします。 - 金融庁

Furthermore, at least eight of a subroutine 14 for real number arithmetic operation, a subroutine 16 for integer division and a subroutine 18 for bit operation is arranged in the specified area 12 and the program is constituted so that it is branched to the arranged subroutines 14 to 18 at the instruction JM in the microcomputer.例文帳に追加

更にこのマイコンでは、少なくとも実数演算用サブルーチン１４と整数除算用サブルーチン１６とビット操作用サブルーチン１８の何れかが特定領域１２に配置され、その配置されているサブルーチン１４〜１８へ上記命令ＪＭで分岐するようプログラムが構成されている。 - 特許庁

When 8 bit attribute data of 32×32 is encoded for one pixel, a variable i is set at 7 as an initial value (S604), eight attribute data is inputted (S605), and the data of 8 bits collecting the bits i is generated and outputted to a reversible encoding section (S606) thus performing encoding.例文帳に追加

１画素に対して８ビットの属性データを３２×３２個分符号化する場合、初期値として変数ｉに７をセットし（Ｓ６０４）、８個の属性データを入力し（Ｓ６０５）、ビットｉをまとめた８ビットのデータを生成し、可逆符号化部に出力する（Ｓ６０６）ことで、符号化を行なわせる。 - 特許庁

A 128-bit summary value AB1 is found from text data TX1 showing the arrangement of nucleotide of one column on one side constituting a DNA of a sample by an MD5 method; and the number NA1 of the arrangements of the nucleotide and the eight arrangements ST1 and SB1 each of the head and the end of the nucleotide are found (step 102).例文帳に追加

試料のＤＮＡを構成する一方の一列のヌクレオチドの配列を示すテキストデータＴＸ１より、ＭＤ５方式で１２８ビットの要約値ＡＢ１を求めると共に、そのヌクレオチドの配列の数ＮＡ１、及び先頭と末尾との８個ずつのヌクレオチドの配列ＳＴ１，ＳＢ１を求める（ステップ１０２）。 - 特許庁

In the counter circuit 30, a conversion decoder 32 converts ejection amount data fetched in four bits to four-bit data correlated beforehand to either one of a plurality of counters 43a-43d, 53a-53d, the converted data is output to the respective counters, and the eight counters provided in the counter circuit 30 count the ejection amounts of inks.例文帳に追加

カウンタ回路３０は、４ビットで入力した吐出量データから複数のカウンタ４３ａ〜４３ｄ，５３ａ〜５３ｄのうちいずれか１つに予め対応付けられた４ビットのデータへ変換デコーダ３２で変換し、この変換したデータを各々のカウンタへ出力してインク吐出量を８個設けられたカウンタによりカウントする。 - 特許庁

A data line-driving circuit 140 includes: an X shift register 142 which selects, in prescribed order, blocks in which data lines 114 are collected for every eight lines, in the period of time in which scanning lines 112 are selected; and A/D conversion circuits 144 which convert the voltages of analog signals An supplied to a signal line 152 to 8-bit data bits.例文帳に追加

データ線駆動回路１４０は、走査線１１２が選択される期間にデータ線１１４を８本毎にまとめたブロックを、所定の順番で選択するＸシフトレジスタ１４２と、信号線１５２に供給されたアナログ信号Ａnの電圧を８ビットのデータビットに変換するＡ／Ｄ変換回路１４４とを含む。 - 特許庁

A code word 11 for goniometry shown by the slits arranged to the disk along the peripheral direction thereof includes a code word 18 for angle data comprising seven angle data bits 12 showing angle data, eight inspection bits 14 detecting the reading error of the angle data bits to correct the same, and one parity check bit 16 further detecting the reading error.例文帳に追加

ディスクの周方向に沿って配置されたスリットにより表わされる測角用符号語１１は、角度情報を表わす７ビットの角度情報ビット１２、角度情報ビットの読み誤りを検出して訂正する８ビットの検査ビット１４、及び、さらに読み誤りを検出する１ビットのパリティチェックビット１６からなる角度情報用符号語１８を含む。 - 特許庁

Eight-bit luminance data (i) by the pixels of a confocal image obtained from a photodetecting element 19 through a 1st A/D converter 41 are stored in a luminance memory Mi through 1st area circuit 51 of a processor and passed through an image signal generating circuit 59 and a composing circuit 56 to generate a display image signal, which is outputted to a display device 47.例文帳に追加

受光素子１９から第１Ａ／Ｄコンバータ４１を経て得られた共焦点画像の画素ごとの８ビット輝度データｉは、処理装置４６の第１領域回路５１を経て輝度メモリＭｉに記憶され、画像信号生成回路５９及び合成回路５６によって表示用画像信号とされ、表示装置４７に出力される。 - 特許庁

A peak data reading part 250 obtains output signals of a unit solid or a unit super solid corresponding to the combination of the high-order bit signals of the components of the number N from multiple multi-dimensional LUT parts 154 for dividing and storing the output signals corresponding to the peak of a unit solid or a unit super solid to configure a lookup table in eight-peak units.例文帳に追加

頂点データ読出部250は、ルックアップテーブルを構成する単位立体または単位超立体の頂点に対応する出力信号を八頂点単位に分割記憶するための複数の多次元LUT部154から、N個の成分の上位ビットの信号の組み合せに対応する単位立体または単位超立体の出力信号を取得する。 - 特許庁

In synchronism with clock signals generated from polyphase clock generating sections 1, 2 connected in series, with a plurality of delay circuits for delaying the period of an input pixel clock by a time dividing it into eight substantially equal parts, modulating sections 6, 7 generate PWM signals (MOD1, MOD2) corresponding to respective semiconductor lasers based on respective 8 bit pixel data outputted from the decoder 3.例文帳に追加

変調部６，７は、入力する画素クロックの周期を略８等分する時間だけ遅延させる複数の遅延回路を直列に接続した多相クロック発生部１，２から発生されるクロック信号に同期して、デコーダ３から出力される各８ビットの画素データを基に、各半導体レーザに対応するパルス幅変調信号（ＭＯＤ１，ＭＯＤ２）を生成する。 - 特許庁