「F test」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Since this function is adapted even to various test pieces in the same way, √At=f(hr) is determined even if a plurality of test pieces are used.例文帳に追加

この関数は多様な試験片に対しても同様に適用できるため、複数の試験片を用いても、√At = f(hr)を定め得る。 - 特許庁

Since the function is applied similarly to various test pieces, determination by √At=f(hr) is applicable even when a plurality of test pieces are used.例文帳に追加

この関数は多様な試験片に対しても同様に適用できるため、複数の試験片を用いても、√At = f(hr)を定め得る。 - 特許庁

Tom didn't tell his parents that he had gotten an F on the test.例文帳に追加

トムさんは両親から試験に赤点をとれたことを隠しました。 - Tatoeba例文

the symbol 'F' which denotes failure of a test 例文帳に追加

試験の成績などの等級を表す語で,最下級である不可 - EDR日英対訳辞書

A stub function I/F extraction part 3 extracts the I/F of the input/output between the function of the test target and the lower function called by the function of the test target, and a stub function I/F analysis part 4 analyzes the extracted I/F.例文帳に追加

スタブ関数Ｉ／Ｆ抽出部３は試験対象の関数とこの試験対象の関数が呼び出す下位関数との間の入出力のＩ／Ｆを抽出し、スタブ関数Ｉ／Ｆ分析部４は抽出されたＩ／Ｆを分析する。 - 特許庁

A voice I/F 205 converts a test voice signal into a test voice, and uses the speaker 213 to output the test voice.例文帳に追加

音声Ｉ／Ｆ２０５は、テスト音声信号をテスト音声に変換してスピーカ２１３によって出力させる。 - 特許庁

To provide a test circuit, a semiconductor device and a method for manufacturing the same, for applying a stress to a node of a combination circuit to which the stress is not applied by only F/F in a burn-in test or a leak test of the semiconductor device, and inhibiting circuit overhead of the semiconductor device.例文帳に追加

半導体装置のバーンインテストまたはリークテストの際に、F/Fだけではストレスを印加できない組み合わせ回路のノードにストレスを与えるとともに、半導体装置の回路オーバーヘッドを抑えることができるテスト回路、半導体装置及びその製造方法を提供すること。 - 特許庁

To prevent increase in a scan shift time along with the number of F/F mounted on a plurality of IP circuits for suppressing increase of a price per a chip when a scan test is carried out on a plurality of IP circuits mounted on the same chip.例文帳に追加

同一チップ上に搭載された同一の複数のIP回路のスキャンテストを行う際、複数のIP回路に搭載されるF/F 数に依存してスキャンシフト時間が増大することを抑制し、チップ単価の高騰を抑制する。 - 特許庁

A skew value of each pin of the tester is calculated from a result h measured by the test pattern f and the test program g created, and a test program i for an actual test is created by reflecting the skew value in the original test program c.例文帳に追加

生成したテストパタンｆとテストプログラムｇで測定した結果ｈから、テスタの各ピンのスキュー値を算出し、それを元のテストプログラムｃに反映させ、本テスト用のテストプログラムｉを生成する。 - 特許庁

Icasim Weight and Balance is an application based on NetBeans Platform 4.0 to calculate the centre of gravity of tactical aircraft (e.g. F/A-18) during test-flights. 例文帳に追加

Icasim Weight and Balance は、NetBeans Platform 4.0 を基盤にした、戦闘用航空機 (F/A-18 など) の試験飛行中の重心を計算するアプリケーションです。 - NetBeans

(f) Test equipment or accessories for laser oscillators which fall under any of the following 例文帳に追加

ヘ　レーザー発振器の試験装置又は附属品であって、次のいずれかに該当するもの - 日本法令外国語訳データベースシステム

(f) Methods of handling, maintenance, and test of electronic accessory, electric accessory, and radio communication device 例文帳に追加

ヘ　電子装備品、電気装備品及び無線通信機器の取扱い、整備方法及び検査方法 - 日本法令外国語訳データベースシステム

(f) Basic methods of handling, maintenance, and test of electronic accessory, electric accessory, and radio communication device 例文帳に追加

ヘ　電子装備品、電気装備品及び無線通信機器の取扱い、整備方法及び検査方法の基礎 - 日本法令外国語訳データベースシステム

Charpy test piece machining equipment 10 comprises machining processes A, B, C, D, E, F, and G.例文帳に追加

シャルピ試験片加工設備１０は機械加工工程Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇから構成されている。 - 特許庁

If the test structure F or the ground G is tilted or sunk, the vertical load action means 21-23 are guided in the horizontal direction by a guide means 3, and hereby the vertical loads PV, PM_1, PM_2 always act on the test structure F from the vertical direction.例文帳に追加

試験構造物Ｆや地盤Ｇが傾斜や沈下しても、鉛直荷重作用手段２１〜２３をガイド手段３が水平方向にガイドするため、鉛直荷重Ｐ_V ，Ｐ_M1，Ｐ_M2が試験構造物Ｆに常に鉛直方向から作用する。 - 特許庁

The frequency divider circuit receives a test signal TEST and a control signal CONT and a circuit for reducing a period of a frequency division clock signal in use to a shorter period is inserted to the pre-stage of the F/F.例文帳に追加

本回路は、分周回路にテスト信号ＴＥＳＴと制御信号ＣＯＮＴを入力し、使用する分周クロック信号の周期を短い周期に抑制する回路をＦ／Ｆの前段に挿入する。 - 特許庁

When executing the instrumented indentation test, √At (At is a contact area) shown by the formula 1 is determined as √At=f(hr) in the whole test load area, as a single-continuous function of hr which an intersection point with a displacement axis h of a tangent line on an unloading curve of the maximum test load Fmax.例文帳に追加

インストルメンテッドインデンテーション試験を実施した場合、(数１)に示す√At（Atは接触面積）を、最大試験荷重Fmaxにおける除荷曲線での接線が、変位軸hと交わる点であるhrの単独・連続関数として、全試験荷重範囲で√At = f(hr)のように定め得る。 - 特許庁

To permit easy trouble analyzing work at the outside of a circuit by outputting a number information of a pattern detecting a trouble or the positional information of a scan F/F if necessary to the outside of the circuit, when a test is effected employing a logic BIST circuit formed in an LSI.例文帳に追加

LSI に形成されたロジックBIST回路を用いてテストを行う際に、故障を検出したパターンの番号情報や必要に応じてスキャンF/F の位置情報を外部に出力させて外部で故障解析作業を容易に行うことを可能とする。 - 特許庁

A test pattern f and a test program g for skew detection suited for a measured LSI are created based on the minimum resolution, the maximum skew value, circuit connection information d and a test program c.例文帳に追加

最小分解能および最大スキュー値と回路接続情報ｄとテストプログラムｃをもとに被測定ＬＳＩに合わせたスキュー検出用のテストパタンｆとテストプログラムｇを生成する。 - 特許庁

An operator designates a test procedure by a test procedure selection switch prior to a test and inputs it into an effective axis selection table memory part 11 via an interface i/f 10.例文帳に追加

術者は検査に先立って検査手技選択スイッチ群９により検査手技を指定し、インターフェースｉ／ｆ１０を介して、有効軸選択テーブル記憶部１１に入力する。 - 特許庁

After having passed through vapor deposition processes (c) to (f) to vapor-deposit the organic layer and electrode, a test process (g) to perform a predetermined test to the vapor-deposited organic layer and electrode is equipped, and a sealing process (h) is performed after the test process.例文帳に追加

基板に有機層及び電極を蒸着する蒸着工程（ｃ）〜（ｆ）を経た後に、この蒸着された有機層及び電極に対して所定の検査を行う検査工程（ｇ）を備え、該検査工程の後に封止工程（ｈ）を行う。 - 特許庁

f) The national and local governments shall request that medical institutions provide appropriately detailed explanations of possible hepatitis test results to examinees before operation. The national government shall conduct surveys and research into explanations of hepatitis test results before operation by medical institutions in order to characterize test conditions.例文帳に追加

カ 国は、就労を維持しながら適切な肝炎医療を受けることができる環境の整備等について、各事業主団体に対し、協力を要請する。 - 厚生労働省

To provide a semiconductor integrated circuit device with built-in BIST circuit, which can test also an I/F section between a memory and a system logic.例文帳に追加

ＢＩＳＴ回路を内蔵し、メモリとシステムロジックとの間のＩ／Ｆ部分についてもテスト可能な半導体集積回路装置を提供する。 - 特許庁

A 2Pass 4burst pattern is written by the servo track writer, and after that, E, F burst signals are written by a self test.例文帳に追加

２Ｐａｓｓ ４ｂｕｒｓｔパターンをサーボトラックライターにて書き込み、その後セルフテストにて、Ｅ、Ｆバースト信号を書き込む。 - 特許庁

The pair of oscillators 8, 9 are shifted to the test reference direction F and the pair of oscillators 8, 9 are made to transmit and receive the ultrasonic waves.例文帳に追加

これら一対の振動子８，９をこの検査基準方向Ｆに移動させると共にこれら一対の振動子８，９に超音波を送受信させる。 - 特許庁

Unless a signal is received from the CPE-I/F at the first input, the test signal received at the second input of the path selector is selected.例文帳に追加

第1入力でＣＰＥ−Ｉ／Ｆから信号が受信されない限り、経路選択器の第２入力で受信されるテスト信号が選択される。 - 特許庁

When the vertical load action means 21 applies the vertical load PV onto the point of action A_0, only the vertical load PV acts on the test structure F.例文帳に追加

鉛直荷重作用手段２１が鉛直荷重Ｐ_V を作用点Ａ_0 に作用させると、試験構造物Ｆには鉛直荷重Ｐ_V のみが作用する。 - 特許庁

A pair of oscillators 8, 9 are disposed in plane-symmetry with respect to a reference surface 300 perpendicular to the test reference direction F.例文帳に追加

検査基準方向Ｆに直交する基準面３００について、一対の振動子８，９を面対称に配置する。 - 特許庁

A scan chain circuit 1 temporarily holds data output and input to a combination logic circuit 2 during normal operation, and serially transfers a test pattern signal SCANIn by making a plurality of flip-flops F/F function as a shift register during execution of the scan test.例文帳に追加

スキャンチェーン回路１は、通常動作時には、組み合わせ論理回路２に入出力されるデータを一時保持する一方、スキャンテスト実行時には、複数個のフリップフロップＦ／Ｆをシフトレジスタとして機能させテストパターン信号ＳＣＡＮＩｎをシリアル転送する。 - 特許庁

A scenario 3 for a text execution program in which a test execution procedure of a program 7 to be tested is described and a scenario 4 for a simulation I/F in which the operation of a simulation I/F 8 for simulating a plurality of peripheral apparatuses is described are previously prepared.例文帳に追加

テスト対象プログラム７の試験実施手順を記述したテスト実行プログラム用シナリオ３と、複数の周辺機器を模擬する模擬Ｉ／Ｆ８の動作を記述した模擬Ｉ／Ｆ用シナリオ４を作成しておく。 - 特許庁

It is desirable to analyze each of various functional groups (such as a DDR2/HDMI/USB I/F, a PLL circuit, a test terminal) in the LSI in order to improve quality of each function of the LSI and to increase speed of processing.例文帳に追加

前記解析はＬＳＩが持っている各機能の高品質化と処理の高速化を目的に、ＬＳＩ内の各種の機能グループ（DDR2/HDMI/USB I/F、PLL回路、テスト端子等）毎に行うことが好ましい。 - 特許庁

In devices E, F, a test time T1 of a time series 361 is set in a test mode, while in devices A, B, C, D, a system time T0 of a time series 360 is set.例文帳に追加

装置Ｅ，Ｆは試験モードで、時刻系列３６１の試験時刻Ｔ１が設定されており、装置Ａ，Ｂ，Ｃ，Ｄは時刻系列３６０のシステム時刻Ｔ０が設定されている。 - 特許庁

A terminal 13 provided with the I/F of the network having the test function transmits the character of a previously specified error to a terminal 11 by generating a test packet 12.例文帳に追加

テスト機能を有するネットワークのＩ／Ｆを設けた端末１３は、予め特定のエラーの性質をテストパケット１２を生成して端末１１へ送信する。 - 特許庁

This test method of the semiconductor integrated circuit for performing test by being driven in different driving frequencies f (ft, fs, 0) is constituted so that each driving frequency is changed stepwise, when changing the driving frequency.例文帳に追加

異なる駆動周波数ｆ（ｆt，ｆs，０）で駆動して試験を行う半導体集積回路の試験方法であって、前記駆動周波数を変化させるとき、該駆動周波数を段階的に変化させるように構成する。 - 特許庁

Here, f is the focal distance of the imaging optical system; h is the distance from the optical axis of the imaging optical system to an arbitrary point of the test sample; and θ is an angle which the optical axis of the imaging optical system and a main beam from the imaging optical system to the test sample form.例文帳に追加

ここで、ｆ：結像光学系の焦点距離、ｈ：結像光学系の光軸から試料の任意の点までの距離、θ：結像光学系の光軸と結像光学系から試料への主光線とのなす角とする。 - 特許庁

To supply a frequency analysis system with a test signal which is sent from a test signal source and expressed by a first transfer function G(w), and to obtain a second transfer function F(w), independently of the first transfer function G(w).例文帳に追加

第１伝達関数Ｇ（ｗ）で表される試験信号供給源からの試験信号を周波数分析装置に供給し、周波数分析装置の第２伝達関数Ｆ（ｗ）をＧ（ｗ）とは独立に求めるようにする。 - 特許庁

This LSI for communications is provided with a test control part 5 for receiving a reset set signal RB, a test mode signal TM and a flag F, outputting a reset signal R in response to the supply of the reset set signal RB in a normal operation, and outputting a reset signal R in response to the supply of a flag F in a test mode.例文帳に追加

リセット設定信号ＲＢとテストモード信号ＴＭとフラグＦとの供給を受け、通常動作時にはリセット設定信号ＲＢの供給に応答してリセット信号Ｒを出力し、テストモード時にはラグＦの供給に応答してリセット信号Ｒを出力するテスト制御部５を備える。 - 特許庁

In the network comprising bridges each provided with ports for transmitting/receiving Ethernet frames on the basis of a series of the IEEE 802 standards, a set of test frames passing through all physical lines is generated, the bridge A(F) transmits a test frame and the bridge F(A) receives the test frame to confirm the connectability.例文帳に追加

一連のＩＥＥＥ８０２標準に基づくイーサネットフレームを送受信するポートを備えたブリッジから構成されるネットワークにおいて、すべての物理回線を通過する試験フレームの集合を生成し、ブリッジＡ（Ｆ）から試験フレームを送信し、ブリッジＦ（Ａ）が試験フレームを受信することにより接続性を確認する。 - 特許庁

This building inspection support device 1 acquires photograph data formed by photographing a test position to be tested in a building via an I/F 9, and then, associates the photograph data with test position data showing the location of the test position to store them in a result data storage area 46 in a storage part 4.例文帳に追加

建物検査支援装置１が、Ｉ／Ｆ９を介して、建物の検査すべき検査箇所を撮像した撮像データを取得すると、その撮像データに、その検査箇所の位置を示す検査位置データを対応つけて、記憶部４の結果データ格納領域４６に記憶する。 - 特許庁

The control part 24 is set in either a normal operation mode or a test mode on the basis of the instruction information received through the communication I/F 15, controls the execution of the series of bill validation operations when set in the normal operation mode and controls the execution of a test operation when set in the test mode.例文帳に追加

制御部２４は、通信Ｉ／Ｆ１５を介して受信した指示情報をもとに、通常動作モードまたはテストモードのいずれかに設定し、通常動作モードに設定した場合に一連の紙幣識別動作の実行を制御し、テストモードに設定した場合にテスト動作の実行を制御する。 - 特許庁

A Pos type F/F 100 has: a master latch (Low level latch) 110 which is synchronized with a rising edge of a clock and in which data or scan test data is selectively input; and a slave latch (Hi level latch) 111 in which the data from the master latch 110 is input.例文帳に追加

ＰｏｓタイプＦ／Ｆ１００は、クロックの立ち上りエッジ同期し、データ又はスキャンテストデータが選択的に入力されるマスタラッチ（Ｌｏｗレベルラッチ）１１０と、マスタラッチ１１０からのデータが入力されるスレーブラッチ（Ｈｉレベルラッチ）１１１とを有する。 - 特許庁

A hemi-spheric test piece 16 is pressed onto a rotating safety walk road surface 20, force along a tangential direction of a disk 14 is measured by a force detector 28, and a dynamic friction coefficient (μ=F/W) is computed based on a load W and the tangential-directional force F.例文帳に追加

半球型の試験片１６を回転するセーフティーウォーク路面２０に押し付け、力検出器２８で円盤１４の接線方向の力を計測し、荷重（Ｗ）と接線方向の力（Ｆ）とから動的な摩擦係数（μ＝Ｆ／Ｗ）を演算する。 - 特許庁

The alignment accuracy is evaluated by: reading alignment marks 60a-60d on a substrate F mounted on an exposure stage 18; recording a plurality of different test patterns with a definite relation among them on the substrate F, taking the alignment marks 60a-60d as the references, with exposure and in repetition; and comparing positions of the test patterns with each other.例文帳に追加

露光ステージ１８に装着された基板Ｆのアラインメントマーク６０ａ〜６０ｄを読み取り、アラインメントマーク６０ａ〜６０ｄを基準として、一定の関係からなる複数の異なるテストパターンを基板Ｆに繰り返し露光記録し、テストパターン同士の位置関係を比較してアラインメントの精度を評価する。 - 特許庁

Log data obtained from the target apparatus M are compared with data obtained by operating the test circuit K according to the log data, thereby if either of function blocks F (F1 and F2) configuring the existing circuit part 11 is determined to be faulty, the faulty function block F is substituted with the alternative circuit D with a part of the test circuit K as the alternative circuit D.例文帳に追加

対象装置Ｍから取得したログデータと、そのログデータに従って検査回路Ｋを動作させることで得られたデータとを比較することで、既存回路部１１を構成する機能ブロックＦ（Ｆ１，Ｆ２，…）のいずれかが故障であると判定されると、検査回路Ｋの一部を代替回路Ｄとして、故障した機能ブロックＦを代替回路Ｄで置換する。 - 特許庁

If the IP macro 12 and the client designed circuit 14 pass the output delay test and the input delay test, respectively, it is determined that the delay between the scan flip-flop 21, 24 is within one cycle by a function clock F_CLK and the delay between the scan flip-flop 21, 24 is not a problem.例文帳に追加

ＩＰマクロ１２の出力遅延試験及び顧客側設計回路１４の入力遅延試験が合格であれば、スキャンフリップフロップ２１、２４間の遅延はファンクションクロックＦ＿ＣＬＫで１サイクル内に収まり、スキャンフリップフロップ２１、２４間の遅延に問題はないと判定する。 - 特許庁