「Memory Block」に関連した英語例文の一覧と使い方(26ページ目) - Weblio英語例文検索

When the switch element S1 is opened to start a sense amplifier 6, the data read from the memory cell M02 to be stored in the bit line BL102 of the bottom array block is output to the outside of a flash memory.例文帳に追加

スイッチ素子Ｓ１を開いてセンスアンプ６を起動すれば、メモリセルＭ０２から読み出されてボトムアレイブロックのビット線ＢＬ１０２に保持されているデータを、フラッシュメモリの外部に出力することができる。 - 特許庁

To obtain a data memory medium having a data structure called disc control block(DCB) for recording management and control information for data memory media adaptable to future necessities.例文帳に追加

将来の必要性に適応することが可能なデータ記憶媒体用の管理及び制御情報を記録するためのディスク制御ブロック(DCB)と呼ばれるデータ構造(108,110,200,300)を有するデータ記憶媒体(100)を提供すること。 - 特許庁

When a program is executed in a nonvolatile data storage device, bipolar phenomenon between pass transistors connected to a memory block of a memory cell array is prevented, to improve reliability of data corresponding to the executed program.例文帳に追加

不揮発性データ貯蔵装置にプログラムが実行される場合、メモリセルアレイのメモリブロックに接続されるパストランジスタ間のバイポーラ現象を防止して、プログラムが実行されたデータの信頼性を向上させる。 - 特許庁

Using the plurality of initialization signals Init, the word signal control circuit B1-1 may be divided, and the memory cell circuit B2-1 may be written, collectively or for each memory cell block.例文帳に追加

このイニシャライズ信号Ｉｎｉｔを複数個用い、ワード信号制御用回路Ｂ１−１を分割しても良く、メモリセル回路Ｂ２−１を一括してあるいはメモリセルブロック毎に書き込んでも良い。 - 特許庁

To provide a semiconductor memory device for averaging the number of deleting or writing times in each block of a memory, and suppressing data deterioration with time or caused by reading disturbance in the averaging operation.例文帳に追加

メモリの各ブロックの消去回数または書込み回数を平均化し、その平均化動作において経時やリードディスターブによるデータ劣化をも抑制する半導体記憶装置を提供する。 - 特許庁

Data size of data to be transferred by a direct memory access control circuit which performs unit data transfer using a data buffer, coincides with the predetermined data size of the unit block information in the cache memory.例文帳に追加

データバッファを用いてユニットデータ転送を行うダイレクト・メモリ・アクセス制御回路は、転送されるべきデータのデータサイズと上記キャッシュメモリ内の上記ユニットブロック情報の上記所定のデータサイズと一致する。 - 特許庁

However, in an initialization state, each of the array spaces 101A_1 to 101A_N and 101B_1 to 101B_M is set so as to be linked with the physical memory block 102Z (physical memory page 103Z).例文帳に追加

しかし、初期化状態においては、各配列空間１０１Ａ_１〜１０１Ａ_Ｎ、１０１Ｂ_１〜１０１Ｂ_Ｍはいずれも物理メモリブロック１０２Ｚ（物理メモリページ１０３Ｚ）とリンクするように設定されている。 - 特許庁

The semiconductor recorder is constituted of a packet header latch circuit 4 for input packet data, a data memory (RAM) 8 including a plurality of memory areas A to C, block management memories 9 to 11, a control circuit 15 and an address generator 16.例文帳に追加

入力パケットデータのパケットヘッダラッチ回路４、複数のメモリ領域Ａ〜Ｃを含むデータメモリ（ＲＡＭ）８、ブロック管理メモリ９〜１１、制御回路１５およびアドレスジェネレータ１６により構成される。 - 特許庁

To provide a decoder that can fix a scale of a metric memory independently of a code block length so as to remarkably decrease the capacity of the metric memory more than that of a conventional decoder thereby considerably decreasing a decoding delay.例文帳に追加

符号ブロック長に関わらず、メトリックメモリの規模を固定とし、メトリックメモリを従来の復号装置に対して大幅に削減し、復号遅延も大幅に減らすことができる復号装置を提供する。 - 特許庁

When an erasure control signal supplied in accordance with an erasure command indicates a first erasure mode, an erasure selecting circuit selects all memory regions in memory block selected by a first address signal.例文帳に追加

消去選択回路は、消去コマンドに対応して供給される消去制御信号が第１消去モードを示すとき、第１アドレス信号により選択されるメモリブロック内の全メモリ領域を選択する。 - 特許庁

To provide a process and an architecture facilitating the configuration of a memory construction block to be constructed while manufacturing a circuit so as to satisfy fluctuating memory specifications, when the resources are fixed.例文帳に追加

資源の固定されている場合に、変動するメモリ仕様を満足するように回路製造の間に構築されるメモリ構築ブロックの構成を容易にするプロセス及びアーキテクチャを提供すること。 - 特許庁

To provide a semiconductor memory device capable of accurately deciding whether an erasure of data of a memory block is normally performed, even when a power supply is interrupted during erasure operation of the data.例文帳に追加

データの消去動作中に電源供給が遮断された場合でも、メモリブロックのデータの消去が正常に行われたか否かの判定を正しく行うことができる半導体記憶装置を提供する。 - 特許庁

This integrated circuit 1 has the memory block 10 having a RAM macro 2, the first and second scanning circuits 7, 8 having a plurality of scanning flip-flops (FF), and a serial access memory BIST circuit 3.例文帳に追加

集積回路１は、ＲＡＭマクロ２を含むメモリブロック１０と、複数のスキャンフリップフロップ（ＦＦ）を有する第１及び第２のスキャン回路７、８と、シリアルアクセスメモリＢＩＳＴ回路３とを有する。 - 特許庁

The integrated circuit 1 comprises the memory block 10 including a RAM macro 2, a first and a second scanning circuit 7, 8 having a plurality of scanning flip-flop (FF), and a parallel access memory BIST circuit 3.例文帳に追加

集積回路１は、ＲＡＭマクロ２を含むメモリブロック１０と、複数のスキャンフリップフロップ（ＦＦ）を有する第１及び第２のスキャン回路７、８と、パラレルアクセスメモリＢＩＳＴ回路３とを有する。 - 特許庁

However, a read control of each memory block is performed for individual sub-fields by a display address control part 330, and the memory blocks not involved in the sub-field is set to a read inhibition state.例文帳に追加

但し、各メモリブロックの読出し制御は、表示アドレス制御部３３０によって、サブフィールド毎に個別に実行され、該サブフィールドに関連しないメモリブロックは読出し禁止状態に設定される。 - 特許庁

A process of terminating the access in the halfway because of the absence of the memory area to a memory space is actually carried out at the I/F block 13 by generating an ACK signal in a time of two clocks in the processor.例文帳に追加

実際にメモリ領域がなくアクセスを途中で終了させるメモリ空間に対する処理はＩ／Ｆブロック１３でプロセッサの内部２クロック分の時間でＡＣＫ信号を発生させて行う。 - 特許庁

A method for designing a semiconductor memory device includes a first step of designing a first semiconductor memory device including a first number of cell array blocks, and a second step of designing a second semiconductor memory device including a second number of cell array blocks smaller than the first number by reducing a predetermined number of cell array block of the first number of the cell array block.例文帳に追加

半導体記憶装置の設計方法は、第１の数のセルアレイブロックを含む第１の半導体記憶装置を設計する第１の段階と、第１の数のセルアレイブロックのうちの所定数のセルアレイブロックを削除することで第１の数より少ない第２の数のセルアレイブロックを含む第２の半導体記憶装置を設計する第２の段階を含む。 - 特許庁

Defective block information containing physical block addresses of all congenital defective blocks within the flash memory mounted on the memory card is registered as information for specifying the memory card.例文帳に追加

メモリカードに搭載されたフラッシュメモリ内にある全ての先天性不良ブロックの物理ブロックアドレスを含む不良ブロック情報を、メモリカードを特定するための情報として登録しておき、メモリカードの特定を行うときには、特定対象のメモリカードから不良ブロック情報を読み出し、読み出した不良ブロック情報と登録されている不良ブロック情報とを比較する。 - 特許庁

The apparatus has a buffer memory 13 and an error-correcting block 14, stores a parity check code generated in writing recording data to a specific area of the buffer memory 13 and detects by the error-correcting block 14 errors of data written to a magnetic tape and of a parity check code with use of the parity check code stored in the specific area of the buffer memory 13.例文帳に追加

バッファメモリ１３、及び誤り訂正ブロック１４を備え、記録データの書き込み時に生成したパリティ検査符号をバッファメモリ１３の特定領域に記憶させ、磁気テープに書き込んだデータ、及びパリティ検査符号の誤りを、バッファメモリ１３の特定領域に記憶させたパリティ検査符号を用いて、誤り訂正ブロック１４で検出する。 - 特許庁

To provide a memory controller, a flash memory system therewith, and a method for controlling the flash memory whereby when a block with new data (rewritten data) written therein and another block with old data (data yet to be rewritten) written therein coexist, a determination can be made as to which of the blocks has the newest data (valid data) written therein.例文帳に追加

新たなデータ（書替後のデータ）が書込まれているブロックと、古いデータ（書替前のデータ）が書込まれているブロックが並存した場合に、いずれのブロックに書込まれているデータが最新のデータ（有効なデータ）であるかを判断できるようにしたメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法を提供する。 - 特許庁

Then, when firmware to be downloaded is sent from a PC 17, the writing program 16 stores the received firmware in the flash memory 12 based on data specific to the nonvolatile memory model kept by its own program, that is, based on information about block configuration including a writing start address and a writing end address of the flash memory and the size of the block.例文帳に追加

その後、書き込みプログラム１６は、ＰＣ１７からダウンロードすべきファームウェアが送信されてくると、自プログラムが保持している不揮発性メモリの型番固有のデータ、すなわち、そのフラッシュメモリの書き込み開始アドレス、終了アドレス、ブロックの大きさを含むブロック構成の情報に基づいて、受け取ったファームウェアをフラッシュメモリ１２に格納する。 - 特許庁

Generation of a through current path can be blocked at the time of reading or writing data by dividing an NROM type memory array for each memory block and providing a part for isolating each memory block electrically in the boundary region thereof thereby limiting the number of data being read out or written in simultaneously to only one.例文帳に追加

ＮＲＯＭ型メモリアレイをメモリブロック毎に分割し、各メモリブロックの境界領域に電気的に各メモリブロックを絶縁するための分離部を設けることにより、同時に読み出すあるいは書込むデータ数を各メモリブロック内では１つに限れば、データ読出あるいは書込みした場合に貫通電流パスの生成を阻止することができる。 - 特許庁

The operating method comprises a step of determining whether a read error caused during a read operation of the flash memory device is caused by a read disturb, and a step of replacing a memory block having the read error with an empty memory block when the read error is determined to be caused by the read disturb.例文帳に追加

該動作方法はフラッシュメモリー装置の読み込み動作の間に生じた読み込みのエラーが読み込みによるディスターブに起因するものか否かを判別する段階と、前記読み込みのエラーが読み込みによるディスターブに起因するものと判別される場合には、前記読み込みのエラーが発生したメモリーブロックを空のメモリーブロックで置き換える段階とを含む。 - 特許庁

In the read operation of this block, a word line multiple/single selecting driver 9 multiply select the word lines and selects a plurality of memory cells.例文帳に追加

このブロックの読み出し動作時は、ワード線多重・単一選択ドライバ９が、該当ワード線を多重選択して複数のメモリセルを選択する。 - 特許庁

A motion prediction section 11 searches a reference image stored in an image memory 10 for detecting a motion vector for each block of input images.例文帳に追加

入力画像の各ブロックごとに，動き予測部１１では，画像メモリ１０に格納された参照画像を探索して動きベクトルを検出する。 - 特許庁

The toy has a microcomputer 13 which has a music information memory part 24 that stores music information comprising a plurality of block melodies.例文帳に追加

マイクロコンピュータ１３を有し、このマイクロコンピュータ１３は複数のブロックメロディーからなる曲情報を記憶する曲情報記憶部２４を有する。 - 特許庁

A well region in which a memory block is formed and a well region in which a separation gate is formed are provided separately, and separate bias voltage are applied.例文帳に追加

メモリブロックが形成されるウェル領域と分離ゲートが形成されるウェル領域とを別々に設け、別々のバイアス電圧を印加する。 - 特許庁

Plural main word lines being not illustrated are arranged in each memory block MA1-MA4 in parallel to sense amplifier trains SL2-SL4, also driven by main word line driving circuits RDEC1-RDEC4.例文帳に追加

図示しない複数の主ワード線は各メモリブロックMA1〜MA4にセンスアンプ列SL2〜SL4と平行に配置され、且つ主ワード線駆動回路RDEC1〜RDEC4で駆動される。 - 特許庁

To improve a write-in speed when using a nonvolatile memory having a physical block size as an elimination unit than a cluster size.例文帳に追加

消去単位である物理ブロックサイズがクラスタサイズより大きい不揮発性メモリを使用した場合における書き込み速度を向上させること。 - 特許庁

The controller stores some of the correction values in the plurality of block areas calculated by the calculation part, in a memory.例文帳に追加

コントローラは、前記算出部が算出した前記複数のブロック領域における前記補正値のうち、一部の前記補正値をメモリに記憶する。 - 特許庁

The code data are read from the code memory 302 for every block, a Huffman decoding section 303 decodes the code data to restore the data to 8*8 DCT (discrete cosine transform) coefficients.例文帳に追加

符号メモリ３０２からブロック毎に符号データを読み出し、ハフマン復号化部３０３で復号化し、８＊８のＤＣＴ係数に復元する。 - 特許庁

The memory 2 is mainly provided to register data for separating a ceramic laminated layer block as a cutting member into a plurality of cutting zones.例文帳に追加

メモリ２は、被カット部材であるセラミック積層ブロックを複数のカットゾーンに区分けするためのデータを主として登録するためのものである。 - 特許庁

In the case of switching a plurality of the compression methods under the block compression priority to process digital data, a processing apparatus employs a memory capable of recording the history of the contents of drawn images.例文帳に追加

ブロック圧縮優先で複数の圧縮方法を切り替え処理する場合、描画内容の履歴を記録できるメモリを用意する。 - 特許庁

To exactly extract the block of data from a reproduction RF signal and to exactly store the extracted data into a prescribed region of a memory.例文帳に追加

再生ＲＦ信号からデータのブロックを正確に抽出するとともに、抽出されたデータをメモリの所定の領域に正確に格納する。 - 特許庁

A cache control circuit discriminates whether target block data is stored in the cache memory in response to a request from a keystone correction circuit.例文帳に追加

キャッシュ制御回路は、キーストーン補正回路からの求めに応じて、キャッシュメモリ上に、目的のブロックデータが格納されているか否かを判別する。 - 特許庁

To provide an image processing apparatus and method capable of reducing a capacity of an image memory necessary when block matching is performed between two screens.例文帳に追加

２画面間のブロックマッチングを行う場合において、画像メモリの容量を削減することができる画像処理装置および方法を提供する。 - 特許庁

Data are divided into six sub data Da-Df, and allocated and stored in each memory block together with the parity data calculated on the basis of each sub data.例文帳に追加

データは６つのサブデータＤａ〜Ｄｆに分割され、それらに基づいて計算したパリティデータと共に各メモリブロックに割り当てて格納される。 - 特許庁

Then pixel data in each image block are sequentially read, inverted horizontally and rewritten in the frame memory 3 in the unit of the image blocks.例文帳に追加

次に画像ブロック内の画素データを順次読み出して左右方向に反転してフレームメモリ３への再書き込みを、画像ブロック単位毎に行う。 - 特許庁

On both sides of the respective columns (BLP) of a memory block (1a), sense amplifier circuits (SAU and SAD) are provided through bit line separation circuits (3ua and 3da).例文帳に追加

メモリブロック（１ａ）の各列（ＢＬＰ）の両側に、ビット線分離回路（３ｕａ，３ｄａ）を介してセンスアンプ回路（ＳＡＵ，ＳＡＤ）を設ける。 - 特許庁

Since this effect is enhanced in proportion to the number of the circuit blocks sharing the memory block 10, the effect is enhanced as the system size increases.例文帳に追加

この効果はメモリブロック１０を共有する回路ブロックの数に比例して大きくなるので、システム規模が大きくなるほどその効果は大きい。 - 特許庁

A search part 11 searches a usable block sequentially from the most significant address of the NAND flash memory at start-up of a reader writer device 1.例文帳に追加

探索部１１は、リーダライタ装置１の起動時に、ＮＡＮＤフラッシュメモリの最上位のアドレスから順に使用可能なブロックを探索する。 - 特許庁

In one block, a control gate line CGL is disposed and memory cells are connected to this line CGL to form a page.例文帳に追加

１ブロックには、１本のコントロールゲート線ＣＧＬが配置され、１本のコントロールゲート線ＣＧＬに接続されるメモリセルにより１ページが構成される。 - 特許庁

A refresh management table is provided in a flash memory device, and the number of times of data read and the number of times of data erasure are stored and updated at any time for each physical block.例文帳に追加

フラッシュメモリデバイスにリフレッシュ管理テーブルを設け、物理ブロック毎のデータ読み出し回数、消去回数を随時記憶、更新する。 - 特許庁

To prevent the data destruction of a non-selection block at the data erasing operation of one or multiple blocks, in a nonvolatile semiconductor memory device.例文帳に追加

不揮発性半導体記憶装置において、１つ、もしくは複数ブロックのデータ消去動作時に非選択ブロックのデータ破壊を防止する。 - 特許庁

A nonvolatile memory block 11 consists of an EPROM, etc., and a prescribed programmable area P1 is programmed by an EPROM writer.例文帳に追加

不揮発性メモリブロック１１はＥＰＲＯＭ等からなり、ＥＰＲＯＭライタにより所定のプログラム可能領域Ｐ１にプログラムが施されている。 - 特許庁