「Memory type」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

To provide a semiconductor device comprising 2 transistor 1 capacitor type memory cells having high compatibility with logic process.例文帳に追加

ロジックプロセスとの整合性がよい、２トランジスタ−１キャパシタ型のメモリセルを有する半導体装置を提供する。 - 特許庁

SHARED MEMORY TYPE VECTOR PROCESSING SYSTEM, ITS CONTROL METHOD AND STORAGE MEDIUM FOR STORING THE CONTROL PROGRAM OF VECTOR PROCESSING例文帳に追加

共有メモリ型ベクトル処理システムとその制御方法及びベクトル処理の制御プログラムを格納する記憶媒体 - 特許庁

To clear away electromagnetic wave interference of a tape cartridge having a memory cartridge of a contactless type within a case body.例文帳に追加

ケース本体内に非接触型のメモリーカートリッジを備えたテープカートリッジにおいて、電磁波障害の一掃を図る。 - 特許庁

In a NAND EEPROM of self-boost writing system, a memory cell is formed in a P-type well 12.例文帳に追加

セルフブースト書き込み方式のＮＡＮＤ型ＥＥＰＲＯＭにおいて、メモリセルはｐ型ウェル１２に形成される。 - 特許庁

When the user selects a memory usage state confirmation item on a menu display picture, a memory residual capacity and the consumed amount of image data by each type are displayed in unit of percentage.例文帳に追加

ユーザがメニュー表示画面でメモリ使用状況確認を選択すると、表示部にメモリ残量、画像データの種別毎の使用量がパーセントで表示される。 - 特許庁

To reduce the dispersion of erasing characteristic of a memory cell without using complicated control in a non-volatile memory of two layers type pile structure of a control gate and a floating gate.例文帳に追加

制御ゲート、浮遊ゲートの２層式積み上げ構造の不揮発性メモリにおいて、メモリセルの消去特性ばらつきを複雑な制御を用いることなく低減する。 - 特許庁

To provide a resistance variation-type memory element or memory device which can improve the capability of retaining the resistance value of a stored state and an erased state and also perform multi-value storage.例文帳に追加

抵抗変化型の記憶素子または記憶装置において、記憶および消去状態の抵抗値の保持能力を向上させると共に、多値記憶を可能とする。 - 特許庁

To improve electrical characteristics of a semiconductor device which employs a split-gate type memory cell structure and includes a nonvolatile memory using a nitride film as a charge accumulation layer.例文帳に追加

スプリットゲート型メモリセル構造を採用し、電荷蓄積層として窒化膜を用いる不揮発性メモリを有する半導体装置において電気的特性を向上させる。 - 特許庁

In a 1T1C type ferroelectric memory, a reference level is adjusted by a potential generating circuit 1 at the testing time, so that the read-out margin of a memory cell is reduced intentionally.例文帳に追加

１Ｔ１Ｃ型強誘電体メモリーでは、テスト時にリファレンスレベルを電位発生回路１により調整し、メモリーセルの読み出しマージンを意図的に少なくする。 - 特許庁

PICTURE PROCESSOR IN MODULAR-TYPE PICTURE PROCESSING SYSTEM, RECORDING MEDIUM WHICH RECORDS MEMORY MANAGEMENT PROGRAM APPLIED TO PROCESSOR AND WHICH COMPUTER CAN READ AND MEMORY MANAGEMENT METHOD例文帳に追加

モジュラー型画像処理システムにおける画像処理装置並びに該装置に適用されるメモリ管理プログラムを記録したコンピュータ読み取り可能な記録媒体及びメモリ管理方法 - 特許庁

Because a threshold voltage Vth of the memory cell n-type transistor (Transistor Tr2) is thereby raised high, a leak current of the semiconductor memory device is lowered.例文帳に追加

この結果、メモリセル用ｎ型トランジスタ（トランジスタＴｒ２）の閾値電圧Ｖthを高くすることができるので、半導体記憶装置のリーク電流を低減することができる。 - 特許庁

To enable a semiconductor memory device using memory cells of gain cell type to be improved in retention properties and to operate on a low voltage.例文帳に追加

本発明は、ゲインセルタイプのメモリセルを使用した半導体記憶装置において、リテンション特性の向上と動作電圧の低電圧化とが達成できることを特徴とする。 - 特許庁

To provide a memory control device which can efficiently access a synchronous type memory accessed by outputting a row address and a column address at different timings, when accessing thereto.例文帳に追加

ローアドレスとカラムアドレスを異なるタイミングで出力してアクセスする同期式のメモリにアクセスする際に効率良くアクセスすることができるメモリ制御装置を提供する。 - 特許庁

To provide a DRAM device having twist type bit line architecture in which a redundant row consisting of memory cells can be effectively used when a memory cell row has a defect.例文帳に追加

メモリセル行が欠陥を有する場合にメモリセルからなる冗長行を効果的に使用することが可能なツイスト型ビット線アーキテクチャを有するＤＲＡＭ装置を提供する。 - 特許庁

The memory type program block 22 stores the characteristic value of the external memory that a user has programmed, in response to an ALE program register enable signal and a wait program register enable signal.例文帳に追加

メモリタイププログラムブロック２２はＡＬＥプログラムレジスタイネーブル信号とＷＡＩＴプログラムレジスタイネーブル信号に応答して使用者がプログラムした外部メモリの特性値を記憶する。 - 特許庁

To provide a charge trap type nonvolatile semiconductor memory device in which a memory cell transistor and a select transistor having gate electrodes differing in work function from each other can be constituted.例文帳に追加

互いに異なる仕事関数のゲート電極を有するメモリセルトランジスタ及び選択トランジスタを構成可能なチャージトラップ型の不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a so-called NAND-type MONOS memory device in which data can be optionally written in or erased from one of memory transistors by the bit.例文帳に追加

いわゆるＮＡＮＤ型ＭＯＮＯＳメモリデバイスにおいて、１つのメモリトランジスタに対するデータの書き込みと消去をビット単位で任意に行うことを可能にする。 - 特許庁

To provide a fit-in type flash memory cell structure which reduces manufacturing cost by simultaneously manufacturing a flash memory cell structure and a CMOS device on a substrate, and simplifies a manufacturing process.例文帳に追加

基板上にフラッシュメモリセル構造とＣＭＯＳ装置を同時に製作して製造コストを下げ、製造工程を簡素化する嵌入式フラッシュメモリセル構造を提供する。 - 特許庁

The functional module is equipped with a memory type monitor which is capable of reading electronically, and the memory thereof posseses information regarding how to actuate the aforementioned module.例文帳に追加

前記モジュールは、電子的に読み取り可能な記憶装置形式のモニタを具備し、その記憶装置は、前記特定のモジュールを如何に作動させるべきかの情報を保有する。 - 特許庁

To realize high-speed writing and erasing by using a NAND type memory cell unit suited to high integration, and to provide a highly reliable nonvolatile semiconductor memory device.例文帳に追加

高集積化に適したＮＡＮＤ型メモリセルユニットを用いて、高速書き込み及び消去を実現し、且つ、高信頼性の不揮発性半導体記憶装置を実現する。 - 特許庁

A video recording apparatus is configured to transfer input video data to an HDD 13 via a CF memory 17, wherein the CF memory 17 is managed/controlled as a FIFO type ring buffer.例文帳に追加

入力映像データがＣＦメモリ１７を経由してＨＤＤ１３へ転送される構成とし、ＣＦメモリ１７はＦＩＦＯ方式のリングバッファとして管理・制御される。 - 特許庁

To match the threshold voltage distribution of a memory cell having an insulating film charge storage layer with the range of a threshold voltage requested in the operation of a NAND type flash memory.例文帳に追加

絶縁膜電荷蓄積層を有するメモリセルの閾値電圧分布を、ＮＡＮＤ型フラッシュメモリの動作において要求される閾値電圧の範囲に合致させる。 - 特許庁

BIT LINE CONTROL DECODER CIRCUIT, VIRTUAL GROUND TYPE NONVOLATILE SEMICONDUCTOR MEMORY PROVIDED WITH IT, AND READ-OUT METHOD FOR VIRTUAL GROUND NONVOLATILE SEMICONDUCTOR MEMORY例文帳に追加

ビット線制御デコーダ回路およびそれを備えた仮想接地型不揮発性半導体記憶装置並びに仮想接地型不揮発性半導体記憶装置のデータ読み出し方法 - 特許庁

To precisely insert and join a prescribed memory card to a connector joining terminal from an insertion port matching that card when a plurality of kinds of the joining type memory cards are selectively used.例文帳に追加

複数種類の接合式のメモリーカードを選択的に用いる場合、所定のメモリーカードを、そのカードに合った挿通口からコネクタ接合端子に、的確に挿通し接合させる。 - 特許庁

Without any interrupt to the CPU, waveform data stored in the NAND-type flash memory are read out in units of page to supply a buffer of a waveform memory with waveform sample data.例文帳に追加

ＣＰＵへの割り込み無しで、ＮＡＮＤ型フラッシュメモリに格納した波形データのページ単位での読出しを行い、波形メモリのバッファにサンプル補充ができるようにする。 - 特許庁

Without any interrupt to the CPU, waveform data stored in the NAND-type flash memory are read out in units of page to supply a buffer of a waveform memory with waveform sample data.例文帳に追加

ＣＰＵへの割込み無しで、ＮＡＮＤ型フラッシュメモリに格納した波形データのページ単位での読出しを行い、波形メモリのバッファにサンプル補充ができるようにする。 - 特許庁

A writing device 2 acquires defective region information from a memory 1 as an NAND type flash memory 1, and prepares error control data 52 including the defective region information.例文帳に追加

書込装置２は、ＮＡＮＤ型フラッシュメモリであるメモリ１から不良領域情報を取得し、不良領域情報を含むエラーコントロールデータ５２を作成する。 - 特許庁

The method for determining previously the initial state of the flip-flop type random access memory is achieved when the memory increases the power of the previously determined initial state.例文帳に追加

メモリが予め決定された初期状態をパワーアップする場合、フリップフロップ型ランダム・アクセス・メモリのメモリ・セルの初期状態を予め決定する方法が達成される。 - 特許庁

To provide a nonvolatile semiconductor memory device in which high reliability can be attained by preventing defective sidewall in an MONOS type flash memory cell, and to provide its fabricating process.例文帳に追加

ＭＯＮＯＳ型のフラッシュメモリセルにおける側壁不良を防止し高信頼性が得られる不揮発性半導体記憶装置及びその製造方法を提供する。 - 特許庁

A semiconductor device is equipped with a P-type silicon substrate 10 possessed of a memory region 4000, an N-type first well 11 located in the memory region 4000, and a P-type second well 12 located in the first well 11, where the source 16 and drain 14 of a nonvolatile memory transistor possessed of a split gate structure are located in the second well 12.例文帳に追加

半導体装置は、メモリ領域４０００を有するＰ型のシリコン基板１０と、メモリ領域４０００中に位置するＮ型の第１ウェル１１と、第１ウェル１１中に位置するＰ型の第２ウェル１２と、を備え、スプリットゲート構造を有する不揮発性メモリトランジスタのソース１６およびドレイン１４は、第２ウェル１２中に位置している。 - 特許庁

In the survey meter 100, survey data measured in the past is, for example, stored in a noncontact, communication type memory 300 such as an IC tag and IC card, and the past survey data is read from the communication type memory 300 at every patrol.例文帳に追加

過去に計測したサーベイデータを、例えばＩＣタグ・ＩＣカードのような非接触型の通信型メモリ３００に保存し、パトロールの都度、この過去のサーベイデータを通信型メモリ３００から読み出すようなサーベイメータ１００とした。 - 特許庁

Thus, even when the PC card type memory 23 is used to the limit and the write operation can not be performed, since a facsimile equipment 1 itself does not become inoperable, the read operation from the PC card type memory 23 is executed.例文帳に追加

このため、ＰＣカード型メモリ２３が寿命となり、書き込み動作ができなくなっても、ファクシミリ装置１自体が動作不能に陥ることがないため、ＰＣカード型メモリ２３からの読み出し動作は実行することができる。 - 特許庁

To provide an interface circuit for card type memory, capable of executing a program or the like on a card type memory with small capacity, an ASIC mounted with the circuit, and an image forming apparatus mounted with the ASIC.例文帳に追加

容量の小さいカード型メモリ上でプログラム等を実行することが可能なカード型メモリのインターフェイス回路、その回路を搭載したＡＳＩＣ、およびそのＡＳＩＣを搭載した画像処理装置を提供することを目的とする。 - 特許庁

In a storage device equipped with an NVRAM 12 and a card type memory 11, the above subject is solved by having constituted so as to memorize system data to be memorized after power disconnection distributedly in the NVRAM 12 and the card type memory 11.例文帳に追加

ＮＶRＡM１２とカード型メモリ１１を備えた記憶装置において、電源断後も記憶すべきシステムデータを、ＮＶRＡM１２及びカード型メモリ１１に分散して記憶するように構成したことにより上記課題を解決する。 - 特許庁

Since a flash memory driver is changed and an existing disk type DBMS can be reused as a flash type DBMS, it is the isolation-DBMS method, and a frequency of a write-in operation is reduced and a life of the flash memory is extended.例文帳に追加

フラッシュメモリードライバーを変更して既存のディスク式ＤＢＭＳをフラッシュ式ＤＢＭＳとして再使用できるのでＤＢＭＳに独立的な方法であり、書き込み演算の回数を減らしてフラッシュメモリーの寿命を伸ばす。 - 特許庁

To provide a local SONOS type memory device in which the length of the ONO films of cells are made equal to each other and the cells can be contracted advantageously, and to provide a method of manufacturing local SONOS type memory device by which the problem of erroneous alignment caused by photolithography can be eliminated.例文帳に追加

各セルのＯＮＯ膜の長さが均一でありセル縮少に有利であるローカルＳＯＮＯＳ型メモリ素子と、フォトリソグラフィによる誤整列問題のないローカルＳＯＮＯＳ型メモリ素子の製造方法とを提供する。 - 特許庁

Since a single wiring is required per a single memory cell row, an SRAM of T-type bit line structure is easily configured using the landscape-type memory cell MC, resulting in a smaller layout area and faster operation speed.例文帳に追加

１メモリセル行当り１本の配線を設ければよいので、横長型メモリセルＭＣを用いてＴ型ビット線構造のＳＲＡＭを容易に構成でき、レイアウト面積の縮小化と動作速度の高速化を図ることができる。 - 特許庁

Thus, even when the n type ion implanted to the memory cell transistor 110 in the on-state reaches the adjacent memory cell transistor 120 in the off-state when writing data, the influence is dissolved by the p type ion.例文帳に追加

このため、データ書込のときにオン状態のメモリセルトランジスタ１１０に注入されたｎ型イオンが、隣接するオフ状態のメモリセルトランジスタ１２０まで到達していても、その影響がｐ型イオンにより解消されている。 - 特許庁

When listing up the thumbnail images in the storage memory 7, the display section 10 displays the type of the format (type of 2D or 3D) as to the cross-referenced image data together with each of the thumbnail images via a display memory 8.例文帳に追加

保存用メモリ７のサムネイル画像が表示部１０に一覧表示されるとき、各サムネイル画像とともに対応の画像データについてのフォーマットの種別（２Ｄおよび３Ｄの別）が表示用メモリ８を介して表示される。 - 特許庁

While a memory card 17 is being loaded into the card slot of an external memory input/output control section 16, recording medium information, representing a medium type and recording capacity of that memory card 17, is acquired from the external memory input/output control section 16 and is registered in a recording medium information storage section 14b.例文帳に追加

外部メモリ入出力制御部１６のカードスロットにメモリカード１７が挿着されていると、そのメモリカード１７の媒体種類および記録容量を表す記録媒体情報を、外部メモリ入出力制御部１６から取得して記録媒体情報格納部１４ｂに登録する。 - 特許庁

Which card, the memory card with the indention in the card body 100 (a high speed type SD memory card MC2), or a memory card without the indention in the card body 100 (a conventional SD memory card MC1), is held in the socket body 3 is, therefore, identified by the on/off state of the switch mechanism.例文帳に追加

故に、カード体１００に凹所を有するメモリカード（高速型ＳＤメモリカードＭＣ２）とカード体１００に凹所を有しないメモリカード（従来のＳＤメモリカードＭＣ１）の何れがソケット本体３に保持されているかをスイッチ機構のオン・オフ状態から識別することができる。 - 特許庁

In a memory card of a type where a memory body 4 having a wiring board 4a and semiconductor chips mounted on a main surface thereof is held between a first case 2a and a second case, the memory body 4 is smaller in plan outline than a half of the memory card.例文帳に追加

配線基板４ａとその主面上に実装された半導体チップとを有するメモリ本体４を第１ケース２ａおよび第２ケースで挟み込むようにして保持するタイプのメモリカードにおいて、平面外形がメモリカードの平面外形の半分よりも小さいメモリ本体４を用いる。 - 特許庁

The memory card control system for supporting an interface of a memory card is equipped with an analog switch part 28 for separating the memory card signals of two or more systems, and for individually accessing each system in order to control the same type of memory cards 25 and 27 of two or more systems by controller 20 of one system.例文帳に追加

メモリカードのインターフェースをサポートするメモリカード制御システムにおいて１系統のコントローラ２０で、同一種類の２系統以上のメモリカード２５、２７を制御するために２系統以上のメモリカード信号を分離しかつ１系統ずつ個別にアクセスできるアナログスイッチ部２８を設けるようにした。 - 特許庁

A memory array 2 including a memory cell array in which destructive read type memory cells are integrated, an address buffer 3 outputting an internal address signal corresponding to an external address signal, an address decoder 4 outputting a memory cell selection signal based on the result of decoding and a controller 5 are provided.例文帳に追加

破壊読み出し型のメモリセルが集積されたメモリセルアレイを含むメモリアレイ２と、外部アドレス信号に対応した内部アドレス信号を出力するアドレスバッファ３と、内部アドレス信号をデコードし、デコード結果に基づいてメモリセル選択信号を出力するアドレスデコーダ４と、コントローラ５とを具備する。 - 特許庁

To speed up processing while keeping the consistency of data stored in a shared memory and a cache in a shared memory distribution type parallel computer having plural nodes each of which is provided with a processor, a part of the shared memory, a memory controller, and a cache and connecting respective nodes by inter-connection net routers corresponding to respective nodes.例文帳に追加

プロセッサと、共有メモリの一部と、メモリコントローラと、キャッシュとを有するノードを複数有し、各ノードは、各ノードに対応する相互結合網ルータにより結合された分散共有メモリ型並列計算機において、共有メモリとキャッシュのデータの一貫性を保ちつつ高速化を実現する。 - 特許庁