「NET LIST」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The net list includes electric characteristics of junction or well incorporated in a wafer, information about connection of a circuit including a parasitic element and effects due to the layout.例文帳に追加

このネットリストは、ウェハに作り込まれた接合やウェル等の電気的特性、寄生素子を含む回路接続情報、レイアウトによる影響を含む。 - 特許庁

To output the net list of the layout, only those elements which assume the same property value proper to the elements are combined in series or parallel; when the property values proper to the elements are different, the elements are not combined in series or parallel and the net list is outputted as the property values proper to the elements are added to the elements.例文帳に追加

レイアウトのネットリストを出力する際は、素子固有のプロパティで同じ値となっている素子のみ、直列または並列合成を行い、素子固有のプロパティ値が異なる場合は、直列または並列合成を行わずに、素子に対して素子固有のプロパティ値を付加してネットリストを出力する。 - 特許庁

To provide the simulation method and system of a semiconductor integrated circuit capable of precisely executing the back annotation of parasitic RC components extracted from layout design data when a degenerate state exists between a net list posterior to logical design and a net list posterior to layout design.例文帳に追加

論理設計後のネットリストとレイアウト設計後のネットリスト間に縮退状態が存在していた場合に、レイアウト設計データより抽出した寄生ＲＣ成分のバックアノテーションを精度良く行い得る半導体集積回路のシミュレーション方法及び半導体集積回路のシミュレーションシステムを提供する点にある。 - 特許庁

The failure candidate extraction part extracts equivalent failure groups G_1-G_I (I represents an integer not less than 1) from the net list NET and generates failure candidate data CAN showing the equivalent failure group G_i (i represents an integer not less than 1 and not more than I).例文帳に追加

故障候補抽出部は、そのネットリストＮＥＴから等価故障群Ｇ_１〜Ｇ_Ｉ（Ｉは、１以上の整数）を抽出し、その等価故障群Ｇ_ｉ（ｉは１以上Ｉ以下の整数）を示す故障候補データＣＡＮを生成する。 - 特許庁

The financial analysis list includes 'net earnings magnification ratio (A: site)' calculated by dividing 'marginal profit' by 'personnel expenditure at site' and 'net earnings magnification ratio (B: whole)' calculated by dividing 'margial profit' by ('personnel expenditure at site' + 'personnel expenditure for sales management').例文帳に追加

財務分析一覧表には、「限界利益」÷「現場人件費」で算出される「正味稼ぎ高倍率（Ａ：現場）」と、「限界利益」÷（「現場人件費」＋「販管人件費」）で算出される「正味稼ぎ高倍率（Ｂ：全体）」とが含まれている。 - 特許庁

A wiring condition changing section 42 sets second adjacent spacing conditions for eliminating the noise error, to the error net extracted in a noise analysis step, and gives the appropriate adjacent spacing conditions convergingly to the troubled net causing wiring delays and crosstalks, while giving first adjacent spacing conditions, to nets other than the error net, and carries out wiring processing again, based on the net list.例文帳に追加

配線条件変更部４２はノイズ解析ステップで抽出されたエラーネットに対しノイズエラーを解消する第２隣接スペーシング条件を設定配線遅延やクロストークを起す問題のあるネットに絞って遍切な隣接スペーシング条件を与えると共に、エラーネット以外のネットに第１隣接スペーシング条件を与え、ネットリストに基づいて再度配線処理を実行する。 - 特許庁

The boundary cells are not optimized but other cells than the boundary cells are optimized, thereby producing an arranged/wired net list 26 at a transistor level or lower.例文帳に追加

境界セルに対しては最適化を行わず、境界セルを除くセルに対しては最適化を行うことにより、トランジスタレベル以下の配置配線後ネットリスト２６を生成する。 - 特許庁

Allocation data of the input/output pins is generated from information S201 to be inputted according to operations and the information about the power source is added to the net list.例文帳に追加

操作に応じて入力される情報Ｓ２０１から、入出力ピンの割り当てデータが生成されるとともに、ネットリストに対して電源の情報が付加される。 - 特許庁

Transistor circuit simulation (or delay simulation) 305 is executed by using a transistor net list 304 of a memory section to collect current consumption 306 at memory access.例文帳に追加

一方、メモリ部のトランジスタネットリスト３０４を用いてトランジスタ回路シミュレーション(または遅延シミュレーション)３０５を実行し、メモリアクセス時の消費電流３０６を収集しておく。 - 特許庁

Since a net list can be prepared without being conscious of blocks in a circuit system requiring optimization in the whole chip, the optimization can be efficiently executed.例文帳に追加

チップ全体で最適化する必要がある回路系について、ブロックを意識しない形でネットリストを作成できることから、その最適化を効率的に実行できるようになる。 - 特許庁

Based on the net list, division form data are generated indicating the object wiring of the plurality of wires, including the number of thin wires having the smallest diameter (S3, S4).例文帳に追加

ネットリストに基づいて、複数の配線のうちの対象配線を表し、且つ、その幅が最も狭い細幅配線の本数を含む分割形状データを生成する（Ｓ３、Ｓ４）。 - 特許庁

A program making device 120 analyzes the net list that has been produced by the electronic circuit simulator 110 and makes control programs in accordance with the operating status of the control blocks.例文帳に追加

制御プログラム作成手段１２０は、電子回路シュミレータ１１０により作成されたネットリストを解析して、制御ブロックの動作に対応した制御プログラムを作成する。 - 特許庁

To prepare a final gate level net list which realizes a changed logic by only wiring correction in occurrence of the change of an HDL and satisfies timing restriction.例文帳に追加

ＨＤＬの変更があった場合、配線修正のみで変更後の論理を実現し、なお且つタイミング制約を満たす最終ゲートレベルネットリストを作成することである。 - 特許庁

Although two different circuits are used, by using a net list in common, both the transition analysis and the AC analysis can be performed automatically with a single setting.例文帳に追加

２つの別個の回路を用いるが、ネットリストを共通することにより１つの設定により過渡解析および交流解析の双方を順次自動実行可能にする。 - 特許庁

In this logic circuit synthesis device, when a processing is started, HDL is read (S100), a design restriction condition is set (S200), an optimization processing is performed and the net list of a gate level is generated (S300).例文帳に追加

処理が開始されると、ＨＤＬが読み込まれ（Ｓ１００）、設計制約条件を設定し（Ｓ２００）、最適化処理を行い、ゲートレベルのネットリストを生成する（Ｓ３００）。 - 特許庁

To generate a net list in a non-unique state about a module used as an instance several times in an RTL, and to optimize the timing for all the cases.例文帳に追加

ＲＴＬ内で複数回インスタンスとして使用されたモジュールについて非ユニーク状態でネットリストを生成し、全てのケースを網羅したタイミングの最適化を行なうこと。 - 特許庁

Logic simulation is executed based on a net list 30 at a logic simulation execution part 32, and the simultaneous change in the output terminal is detected at a simultaneous change extraction part 33 of output.例文帳に追加

論理シミュレーション実行部32でネットリスト30に基づいて論理シミュレーションを実行し、出力の同時変化抽出部33で出力端子の同時変化を検出する。 - 特許庁

To provide a net list creation method that facilitates an analysis considering physical information at timing verification, and a layout design method that performs automatic placement considering physical information.例文帳に追加

タイミング検証時に物理情報を考慮した分析を容易にするネットリスト作成方法と、物理情報を考慮した自動配置を行うレイアウト設計方法を提供する。 - 特許庁

The order circuit cell not selected yet is selected from a net list NL of a verification target circuit, and the multi-input cell connected to the preceding thereof is searched.例文帳に追加

検証対象回路のネットリストＮＬから、まだ選択されていない順序回路セルを選択し、その前段に接続されている多入力セルを探索する。 - 特許庁

To make simulation in an event driven method at high speed by converting an HDL described in a net list format into an RTL description by reducing the number of events.例文帳に追加

ネットリスト形式で記述されたＨＤＬに対してイベント数を減らしてＲＴＬ記述に変換することによってイベントドリブン方式でのシミュレーションを高速化する。 - 特許庁

A layout is designed according to the final net list and then wiring that passes through the dots without fail is performed, so that a desired wiring pattern can automatically be generated.例文帳に追加

この最終ネットリストに基づきレイアウト設計をすれば、ドットを必ず通過する配線が行われ、その結果所望の配線パターンを自動的に生成することができる。 - 特許庁

Priority order of mask inspection accuracy is decided for an element graphic, included in layout data from net list information (differential pair circuit and current mirror circuit) of a quality priority circuit which is extracted by a quality priority circuit net list extracting device 3, and layout information (row/column/array structure) of the quality priority circuit which is extracted by a quality priority circuit layout extracting device 5.例文帳に追加

品質優先回路ネットリスト抽出装置３で抽出した品質優先回路のネットリスト情報（差動対回路、カレントミラー回路）と品質優先回路レイアウト抽出装置５で抽出した品質優先回路のレイアウト情報（行／列／アレイ構造）から、レイアウトデータに含まれる素子図形に対してマスク検査精度の優先順位を決定する。 - 特許庁

The program has steps: of calculating the parasitic RC in each of the plurality of conditions to all the wirings included in layout by referring to the RC parameter stored in the RC library 11 and of generating a net list 14 with parasitic RC by adding the calculated parasitic RC to the net list 11.例文帳に追加

ＲＣライブラリ１１に格納されたＲＣパラメータを参照することによって、レイアウトに含まれる全ての配線に関して、上記複数の条件のそれぞれにおける寄生ＲＣを算出するステップと、算出された寄生ＲＣをネットリスト１１に付加することによって、寄生ＲＣ付ネットリスト１４を生成するステップとを有する。 - 特許庁

The method implements global routing for signals among blocks by using a global floor plan 50 that specifies the coordinates of region and macro-block and the net list 10 (S52), inserts a temporary repeater into the net list 10 on the basis of wiring capacitance and resistance 56 (S58), and layouts a cell based upon an insertion result of the temporary repeater (S62).例文帳に追加

リージョンやマクロブロックの座標値を規定した概略フロアプラン５０とネットリスト１０を使用してブロック間信号の概略配線を行い（Ｓ５２）、概略配線の結果得られる配線容量，抵抗５６に基づいてネットリスト１０に仮リピータを挿入し（Ｓ５８）、仮リピータ挿入の結果に基づいてセルの配置を行う（Ｓ６２）。 - 特許庁

A method of generating a simulation model is provided, comprising a step (S108) of generating a net list containing circuit information of an electronic circuit using the functional block and a step (S109) of deleting the circuit information based on the net list and generating the gate simulation model for carrying out a timing simulation including logic information and delay information between input/output of the functional block.例文帳に追加

機能ブロックを用いた電子回路の回路情報を含むネットリストを生成するステップ（Ｓ１０８））と、ネットリストを基に回路情報を削除し、機能ブロックの入出力間の論理情報及び遅延情報を含むタイミング検証を行うためのゲートシミュレーションモデルを生成するステップ（Ｓ１０９）とを有するシミュレーションモデル生成方法が提供される。 - 特許庁

In a step A2, a circuit simulator 13 performs DC analysis of the whole semiconductor integrated circuit based upon the net list to calculate operation points thereof, and performs AC analysis of all nodes included in the semiconductor integrated circuit in sequence based upon the operation points and the net list to output impedance information on each node to an impedance determination unit 14.例文帳に追加

ステップＡ２では、回路シミュレータ１３は、ネットリストを基に、半導体集積回路の全体について、ＤＣ解析を行うことにより、その動作点を算出し、その動作点とネットリストを基に、半導体集積回路に含まれる全てのノードについて、順次、ＡＣ解析を行うことにより、各ノードのインピーダンス情報をインピーダンス判定器１４に出力する。 - 特許庁

A constraint design rule and a library including AirGap defining the allowable range of circuit information and AirGap capacitive values described in RTL are input (ST101), and a net list is optimized, based on the circuit information and the design rule (ST102), and the total sum of the AirGap capacitive values of each logical cell described in the net list is calculated (ST103).例文帳に追加

ＲＴＬ記述の回路情報，ＡｉｒＧａｐ容積値の許容範囲を規定するＡｉｒＧａｐを含む制約設計ルール，ライブラリを入力し（ＳＴ１０１）、回路情報および設計ルールに基づいてネットリストを最適化し（ＳＴ１０２）、ネットリストに記述された各論理セルのＡｉｒＧａｐ容積値の総和を算出する（ＳＴ１０３）。 - 特許庁

When the generation means 10 receives the net lit and transfers information of circuit elements included in the net list to a circuit symbol generation means 12, the circuit symbol generation means 12 automatically generates symbols of the circuit elements and returns them to the generation means 10.例文帳に追加

電気回路生成手段１０がネットリストを受け取ってネットリストに含まれる回路素子の情報を回路シンボル生成手段１２に渡すと、回路シンボル生成手段１２は回路素子のシンボルを自動的に生成して電気回路生成手段１０に返す。 - 特許庁

To prevent the extraction of an electrically equivalent part though having a difference in a net list as a different part, in a circuit comparison apparatus for checking different parts of two circuits.例文帳に追加

２つの回路の相違部分を調べる回路比較装置において、ネットリスト上では相違があっても、電気的には等価な部分は、相違部分として抽出しないようにする。 - 特許庁

In the method, a function-described specification of a semiconductor integrated circuit is logically composed, and a GCB which requires the propagation of a clock in a memory test is then extracted from a net list 1 (S1-1).例文帳に追加

機能記述された半導体集積回路の仕様を論理合成した後、ネットリスト１から、メモリ試験時にクロックを伝播させる必要のあるＧＣＢを抽出する（Ｓ１−１）。 - 特許庁

In a case a logic alteration is required according to the result of verification, for example a timing verification, the CPU calculates the second value of power consumption on the basis of a logic altering net list.例文帳に追加

次に、タイミング検証等の検証結果に基づいて論理変更が必要になる場合、ＣＰＵは、論理変更ネットリストに基づいて第２消費電力値を算出する。 - 特許庁

The three-dimensional integrated circuit designing device is equipped with a semiconductor circuit forming unit 1, a net list forming unit 2, a two-dimensional layout data forming unit 3, and a three-dimensional layout data forming unit 4.例文帳に追加

三次元集積回路設計装置は、半導体回路生成部１と、ネットリスト生成部２と、二次元レイアウトデータ生成部３と、三次元レイアウトデータ生成部４とを備えている。 - 特許庁

An analysis part 4 executes transient analysis of the cycle circuit shown by the sub net list extracted by the extracting part 3 for one cycle of the cycle output signal output by the cycle circuit.例文帳に追加

解析部４は、抽出部３にて抽出されたサブネットリストが示す周期回路の過渡解析を、その周期回路が出力する周期出力信号の１周期分行う。 - 特許庁

To provide a layout design of a semiconductor integrated circuit containing a gated clock circuit, wherein a scale of a clock tree circuit is curtailed without changing a net list, and a delay amount of a clock signal is reduced.例文帳に追加

ゲーテッドクロック回路を含む半導体集積回路のレイアウト設計において、ネットリストを変更することなしに、クロックツリー回路の規模を削減し、クロック信号の遅延量を低減する。 - 特許庁

The created net list is used to calculate a potential contrast generated in irradiation of an electron beam, and a table of potential contrast in changing the resistor value and capacitance of a defective portion is created.例文帳に追加

生成したネットリストを用いて、電子線を照射したときに生じる電位コントラストを計算し、欠陥部位の抵抗値および容量を変えたときの電位コントラストのテーブルを作成する。 - 特許庁

A circuit simulation means 23 outputs the cell name in a net list to a display part 13 via a display control means 24 in a circuit to become the dynamic floating gate in another file.例文帳に追加

別ファイルにてダイナミックフローティングゲートとなる回路においてネットリスト上のセル名を回路シミュレーション手段２３により表示制御手段２４を介して表示部１３に出力する。 - 特許庁

A design support device specifies the module 1 from first layout data 107 based on the first net list in which a clock tree is not generated yet and arranged cells are not wired yet.例文帳に追加

設計支援装置が、クロックツリーが未生成であり、かつ配置されたセル間が未配線である第１のネットリストに基づく第１のレイアウトデータ１０７から、モジュール１を特定する。 - 特許庁

Thus, when verifying the respective HLBs 01-05, the need to read the entire net list relating to the verification object circuit 100 every time is eliminated and the processing time of the verification can be reduced.例文帳に追加

これにより、各ＨＬＢ０１〜０５の検証時に、その都度、検証対象回路１００に関する全ネットリストを読み込む必要がなくなり、処理時間を削減することができる。 - 特許庁

Since circuit simulation is carried out by using an input file for simulation generated from the net list having the unnecessary circuits disconnected, the time needed for the circuit simulation can be shortened.例文帳に追加

不要回路を切離したネットリストから作成したシミュレーション用入力ファイルを用いて回路シミュレーションを行うので、回路シミュレーションに要する時間を削減することが可能となる。 - 特許庁

To enable proper and efficient location and assignment to an array enable area on the base when preparing the net list of a circuit in the source synchronous I/O part of soft macro configuration.例文帳に追加

ソフトマクロ構成のソースシンクロナスＩ／Ｏ部分の回路のネットリスト作成において、下地上の配置可能領域に適正且つ効率的に配置及び割付け可能にすること。 - 特許庁

Net list data 3 is updated based on the circuit parameter update information 13, and the circuit simulator 5 is recursively operated, whereby a circuit capable of realizing a desired waveform can be designed.例文帳に追加

この回路パラメータ更新情報１３に基づきネットリストデータ３を更新し、回路シミュレータ５を再帰的に動作させることにより、所望の波形を実現しうる回路の設計が可能になる。 - 特許庁

The layout section 2 generates a cell layout based on the gate level net list 11 and the timing restriction 2 and calculates the number of fan-outs of respective cell and the length of wiring connected to respective cell.例文帳に追加

レイアウト部２は、ゲートレベルネットリスト１１及びタイミング制約１２に基づきセルレイアウトを生成し、それぞれのセルのファンアウト数とセルに接続される配線の長さとを算出する。 - 特許庁

The semiconductor circuit designing device is equipped with a control part 1, a circuit diagram input part 2, a net list generation part 3, a logic simulator 4, an output voltage extracting circuit 5, a circuit diagram generation part 6, and a circuit diagram output part 7.例文帳に追加

制御部１と、回路図入力部２と、ネットリスト作成部３と、論理シミュレータ４と、出力電圧抽出部５と、回路図作成部６と、回路図出力部７とを備える。 - 特許庁

A personal computer 6 for the net shop stores the customer information into a customer information database 52 and reads the list of retail shops in the vicinity of the address of the delivery destination from a retail shop information database 51 to the personal computer 2 and transmits the list to allow the customer to determine the name of a retail shop.例文帳に追加

ネットショップ用パソコン６は前記顧客情報を顧客情報データベース５２に記憶し、パソコン６はパソコン２に納品先住所近隣の小売店名リストを小売店情報データベース５１から読出し送信して、顧客は小売店名を決定する。 - 特許庁

Means 3 and 4 generate net lists DI, etc., corresponding to different signal names, and logical descriptions F1, etc., by converting the signal names in the list B and description A in accordance with a signal name corresponding card file C in which different signal names are arranged correspondingly to the signal names in the list B.例文帳に追加

手段３，手段４はネットリストＢ中の信号名対応に異なる信号名を羅列した信号名対応カードファイルＣにしたがって、ネットリストＢ，論理記述Ａ中の信号名を変換することにより、異なる信号名対応のネットリストＤ１等と、論理記述Ｆ１等を作成する。 - 特許庁