「Parallel I/O」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

When starting the job, enough I/O nodes to perform parallel I/O with the expected degree of parallelism are not secured but only a small number of I/O nodes are secured.例文帳に追加

ジョブ開始時においては、期待した並列度で並列Ｉ／Ｏを実行できるだけの多数のＩ／Ｏノードを確保せず、少ない数のＩ／Ｏノードのみを確保しておく。 - 特許庁

An I/O cell 2 comprises a complementary I/O cell which outputs one output signal as a complementary signal consisting of a normal rotation signal and inverted signal, and two I/O cells 2 are connected parallel to each other.例文帳に追加

Ｉ／Ｏセル２は、１つの出力信号を正転信号と反転信号からなる相補信号として出力する相補型Ｉ／Ｏセルからなり、２つのＩ／Ｏセル２が並列接続された構成からなる。 - 特許庁

To stabilize the signal outputted from an I/O buffer in parallel drive configuration, for improved reliability.例文帳に追加

並列駆動構成のＩ／Ｏバッファから出力される信号を安定化し、信頼性を向上する。 - 特許庁

Moreover, each I/O unit 14 includes a JTAG standard parallel TDR 18 that is associated with and in parallel communication with the I/O unit's JTAG standard serial TDR 16.例文帳に追加

さらに、各々のＩ／Ｏユニット１４は、Ｉ／ＯユニットのＪＴＡＧ標準直列ＴＤＲ１６と関連し、それと並列に通信を行う、ＪＴＡＧ標準並列ＴＤＲ１８を含む。 - 特許庁

The recorded data is read in parallel from the memory 33 by CPU 22 and outputted from an parallel I/O 25.例文帳に追加

ＣＰＵ２２により、メモリ３３から記録データをパラレルに読み出してパラレルＩ／Ｏ２５から出力させる。 - 特許庁

Setting information that makes the one first I/O terminal different for each chip is registered in the group of registers, so that each chip memory inputs or outputs data by using a different I/O terminal number for each chip, so that I/O compression tests by the I/O compression circuits can be performed concurrently in parallel in the plurality of chips without a bus fight.例文帳に追加

前記レジスタ群に、前記一つの第１のＩ／Ｏ端子をそれぞれチップ毎に異ならせる設定情報を登録することにより、各チップメモリは、チップ毎に異なるＩ／Ｏ端子の番号を使用してデータを入力または出力することにより、バスファイトすることなく複数のチップにおいて同時並行して前記Ｉ／Ｏ圧縮回路によるＩ／Ｏ圧縮テストを可能とした。 - 特許庁

Thus, cost reduction and enhancement of the mounting efficiency of the parallel controller system are contrived by constituting the system so that plural controllers can perform I/O input and output to the same I/O input and output device.例文帳に追加

このように、同一のＩ／Ｏ入出力装置に対して複数のコントローラがＩ／Ｏ入出力を行うことができる構成とすることにより、並列型コントローラシステムのコスト低減・実装効率向上をはかることができる。 - 特許庁

Also, the integrated circuit device includes I/O buffers 62-1 and 62-2 for inputting and outputting parallel interface signals through the terminals G1 and G2.例文帳に追加

また、端子Ｇ１、Ｇ２を介してパラレルインターフェース信号を入出力するＩ／Ｏバッファ６２−１、６２−２を含む。 - 特許庁

Four bit parallel data of the 0th to third bit are simultaneously delivered between a memory cell array and each I/O pin of DQ0-DQ7.例文帳に追加

ＤＱ０〜ＤＱ７の各Ｉ／Ｏピンについて、０〜３ビット目の４ビットパラレルデータがメモリセルアレイとの間で同時に受け渡される。 - 特許庁

The real-time parallel distributed simulation system is independently provided with an I/O node 5 and operation nodes 6 to 8.例文帳に追加

リアルタイム並列分散シミュレーションシステムは、Ｉ／Ｏノード５と演算ノード６〜８とを別個に設ける。 - 特許庁

An integrated circuit device 3 includes I/O cells 40_1-40_9 for connecting to external interfaces for each of transmission lines running in parallel.例文帳に追加

集積回路装置３は、並走する伝送路の各々について外部とのインターフェース接続のためのＩ／Ｏセル４０_１〜４０_９を有する。 - 特許庁

Accordingly, since the test of the I/O part and the test of the internal circuit can be executed in parallel, the testing time can be shortened.例文帳に追加

これによって、Ｉ/Ｏ部のテストと内部回路のテストが並行して実行できるため、テスト時間の短縮が可能となる。 - 特許庁

Data lines of I/O to the data control circuit 3 are also connected with a memory 6, a raster column converter 7, and a parallel/series converter 4.例文帳に追加

データ制御回路３への入出力であるデータ線はメモリ６、ラスタカラム変換器７、パラシリ変換器４にも接続されている。 - 特許庁

This electronic apparatus is provided with a parallel I/O interface 105 for inputting and/or outputting a plurality of signals therethrough.例文帳に追加

電子機器は、複数の信号が入力および／または出力されるパラレル入出力インターフェイス１０５を備えている。 - 特許庁

In the non-covalent parallel database server system, a matching processing of local disk devices of the respective servers is possible by providing an I/O block driver 14 to perform matching processing in the database server 11 and providing an I/O block driver linking program 13 link the I/O block driver 14 with other servers.例文帳に追加

本発明は、非共有型パラレルデータベースサーバシステムにおいて、一致化処理を行なうためのＩ／Ｏブロックドライバ１４をデータベースサーバ１１内に設け、かつＩ／Ｏブロックドライバ１４及び他のサーバとの連携を行なうＩ／Ｏブロックドライバ連携プログラム１３を設けることにより、各サーバのローカルディスク装置１５の一致化処理を可能にする。 - 特許庁

At the start of the PLC system, a hardware environment recognition part reads the state of a switch 19 for selecting the sort of hardware and recognizes the number of input signal points, the number of output signal points and hardware environment including parallel I/O and serial I/O so as to perform I/O service processing to be performed after starting the system.例文帳に追加

ＰＬＣシステム立ち上げ時に、ハードウェア環境認識部において、ハードウェア種別を選択するスイッチ１９の状態を読み込むことにより、入力信号点数及び出力信号点数ならびに、パラレルＩ／Ｏ及びシリアルＩ／Ｏを含むハードウェア環境を認識し、立ち上げ後のＩ／Ｏサービス処理を行えるよう構成する。 - 特許庁

The semiconductor integrated circuit is provided with a plurality of I/O cells 9, and each of the I/O cells 9 is provided therein with at least part of a test circuit comprising a selector 2 for testing and the like so that test information such as control signals for testing can be supplied in parallel through signal wires 10 to the I/O cells 9.例文帳に追加

複数のＩ／Ｏセル９を備えた半導体集積回路において、各Ｉ／Ｏセル９内部にテスト用セレクタ２等からなるテスト回路の少なくとも一部を設け、各Ｉ／Ｏセル９へ信号線１０を介してテスト用制御信号等のテスト情報を並列に供給し得るように構成した。 - 特許庁

Thus, it is possible to provide the image processing system that does not prevent the transfer of image data between the MFP controller 6 and the I/O control hub 5 of the I/O control device and other data transfer and simultaneous parallel operation of the controller is attained.例文帳に追加

これにより、ＭＦＰコントローラ６とＩ／Ｏ制御デバイスであるＩ／Ｏコントロールハブ５の間の画像データやその他のデータ転送を妨げることのない画像処理システムを提供することができ、コントローラの同時並行動作を実現することができる。 - 特許庁

As the data used to set the conditions, a performing state of I/O transfer operation (whether it is a device identity or a parallel action or not) is specified, an image transfer capability (speed) in each transfer step in the I/O device←→primary storage unit←→secondary storage unit is measured, and managed.例文帳に追加

その条件を設定するために利用するデータとして、入出力転送動作の実行状態（機器ＩＤや並行動作であるか否か）を特定して、入出力機器⇔１次記憶部⇔２次記憶部における各転送過程における画像転送能力（速度）を計測し、管理する。 - 特許庁

The parallel connector 700 is connected to a connector cable 710 formed by bundling a plurality of signal wires corresponding to a plurality of signals input and/or output through the parallel I/O interface 105.例文帳に追加

パラレルコネクタ７００は、パラレル入出力インターフェイス１０５を通じて入力および／または出力される複数の信号に対応した複数の信号線が束ねられたコネクタケーブル７１０に接続されている。 - 特許庁

A CPU 12 converts serial data inputted through a serial transmission line 13 to be a twisted pair into parallel data by using a conversion circuit 12B and reproduces the parallel data on an I/O board 12A.例文帳に追加

ＣＰＵユニット１２は、ツイストペアのシリアル伝送路１３を通して入力されるシリアルデータを変換回路１２Ｂでパラレルデータに変換してＩ／Ｏボード１２Ａに再生する。 - 特許庁

The parallel I/O interface 105 is structured to be able to be electrically and mechanically connected to both of a parallel connector 700 and a terminal block unit 600.例文帳に追加

パラレル入出力インターフェイス１０５は、パラレルコネクタ７００および端子台ユニット６００のいずれにも電気的にかつ機械的に接続され得るように構成されている。 - 特許庁

When user processing becomes to execute, the CPU executes a third I/O initialization processing (Lazy init) 140 which executes remaining initialization processing in parallel using the threads, coordinately to user processing.例文帳に追加

そして、ユーザプロセスが実行可能になると、ＣＰＵは、ユーザプロセスと同等に、スレッドを用いて残りの初期化処理を並列的に実行する、第３のＩ／Ｏ初期化処理（Ｌａｚｙ ｉｎｉｔ）１４０を実行する。 - 特許庁

A parallel I/O circuit 2 sets a tone color setting signal L2, a transmission channel setting signal L13 and a timing signal L3 under the control of a CPU 1.例文帳に追加

パラレルＩ／Ｏ回路２は、ＣＰＵ１の制御により、音色設定信号Ｌ２、送出チャネル設定信号Ｌ１３及び、タイミング信号Ｌ３を設定する。 - 特許庁

A parallel to serial conversion function and the I/O data width compression function are realized without dragging about a data bus line by dispersed arrangement of the multiplexor circuits 22 and 26 before and after the shift register 24.例文帳に追加

シフトレジスタ２４の前後にマルチプレクサ回路２２および２６を分散配置することで、データバス線を引き回すことなく並列−直列変換機能と入出力のデータ幅圧縮機能を実現する。 - 特許庁

An I/O terminal board 11 takes in external input data by a DI/O circuit 11A having an insulating means and converts input parallel data into serial data by a conversion circuit 11B.例文帳に追加

入出力端子台１１は外部入力データを絶縁手段を有するＤＩ／Ｏ回路１１Ａで取り込み、入力パラレルデータを変換回路１１Ｂでシリアルデータに変換する。 - 特許庁

The host interfaces (11, 21) of the modules (10, 20) in a composite I/O card (1A) transfer data to the host (H) serially or in parallel by four bits, respectively.例文帳に追加

複合Ｉ／Ｏカード（１Ａ）内のモジュール（１０、２０）のホストインタフェース（１１、２１）はそれぞれ、ホスト（Ｈ）との間でデータをシリアルに又は４ビットずつパラレルに転送する。 - 特許庁

Two series circuits of four multilayer ceramic capacitors 22a-22d are connected in parallel between the I/O electrodes 14a and 14b.例文帳に追加

入出力電極１４ａ、１４ｂ間において、４つの積層セラミックコンデンサ２２ａ〜２２ｄの２つずつが直列に接続され、それらが並列に接続される。 - 特許庁

The terminal block unit 600 has a plurality of terminals corresponding to a plurality of signal input and/or output through the parallel I/O interface 105.例文帳に追加

端子台ユニット６００は、パラレル入出力インターフェイス１０５を通じて入力および／または出力される複数の信号に対応した複数の端子を有している。 - 特許庁

The part where the I/O electrodes, i.e. an N electrode 5 and a P electrode 6, face each other is not filled with the resin of the enclosure case and the parallel electrode plane of the N electrode 5 and the P electrode 6 are exposed.例文帳に追加

しかし、入出力用電極であるＮ電極５とＰ電極６とが相対する部分には、外囲ケース樹脂は充填されず、Ｎ電極５とＰ電極６とが相対する平行な電極面は露出している。 - 特許庁

Since the data reception from the transmitting source I/O device 1 and CRC operation are simultaneously performed like parallel operation, the processing time of data transmission can be shortened.例文帳に追加

送信元の入出力装置１からのデータ受信とＣＲＣ演算とを同時かつ並列的に処理することにより、データ送信の処理時間を短縮できる。 - 特許庁

To accelerate parallel disk device access at the time of I/O requests in a method of distributing and arranging a plurality of logic files to disk units by a striping file mechanism.例文帳に追加

ストライピングファイル機構により複数の論理ファイルをディスク装置に分散配置する方法において、Ｉ／Ｏ要求時の並列ディスク装置アクセスの高速化を実現する。 - 特許庁

At the time of a multi-bit test, An I/O combiner 50 degenerates data of a plurality of bits read out to pairs of data buses TDB0-TDB3 from a memory cell array MA in parallel and outputs them to a pair of data bus RTDB.例文帳に追加

マルチビットテスト時、Ｉ／Ｏコンバイナ５０は、メモリセルアレイＭＡから並列にデータバス対ＴＤＢ０〜ＴＤＢ３に読出された複数ビットのデータを縮退してデータバス対ＲＴＤＢへ出力する。 - 特許庁

To improve use efficiency of a calculating node by avoiding a bottleneck due to an I/O processing standby state to the same data in a parallel type batch processing system including a plurality of nodes.例文帳に追加

複数のノードで構成される並列型のバッチ処理システムにおいて、同一データへのＩ／Ｏ処理待ちによるボトルネックを回避し、計算ノードの利用効率を向上させる。 - 特許庁

Therefore, the data transfer can be performed from the external memory to the I/O bank 16 in parallel to arithmetic processing by the plurality of PEs 13, so that the PEs 13 can efficiently perform arithmetic processing.例文帳に追加

したがって、複数のＰＥ１３に演算処理を行なわせるのと並行して、外部メモリからＩＯバンク１６にデータ転送を行なわせることができ、ＰＥ１３が効率的に演算処理を行なうことが可能となる。 - 特許庁

An image processing apparatus operates a transfer action of an I/O device←→primary storage unit (buffer memory 42) by a direct memory access controller and a transfer operation (parallel action) of the primary storage unit←→secondary storage unit (hard disc drive 48) under optimum conditions.例文帳に追加

ＤＭＡコントローラにより入出力機器⇔１次記憶部（バッファメモリ４２）の転送動作と、１次記憶部⇔２次記憶部（ＨＤＤ４８）の転送動作（並行動作）とをそれぞれの最適条件で動作させる。 - 特許庁

The tester also has an LCD display screen 2 which can display a state of the parallel I/O interfaces.例文帳に追加

また、数十ビットのパラレルＤＯインタフェース８を持ち、パラレルＩ／Ｏインタフェースの状態を表示することが可能なＬＣＤ表示画面２を持つ。 - 特許庁

Data of a bit line read out from a memory cell array 2, data of 2 bits per an I/O terminal are transferred in parallel to DQB (E), DQB (O) through pairs of main data line MDQ (E), bMDQ (E), MDQ (O), bMDG (O).例文帳に追加

メモリセルアレイ２から読出されたビット線データは、Ｉ／Ｏ端子当たり２ビットのデータが並列にメインデータ線対ＭＤＱ（Ｅ），ｂＭＤＱ（Ｅ）及びＭＤＱ（Ｏ），ｂＭＤＱ（Ｏ）を介して、ＤＱＢ（Ｅ），ＤＱＢ（Ｏ）に転送される。 - 特許庁

To provide a semiconductor circuit, where the total inductance, including the conductors 9 and 10 of IGBTs 3-6 connected between I/O terminals 13 and 14 is equalized, in case that a plurality of IGBTs are connected in parallel.例文帳に追加

複数のＩＧＢＴ３〜６を並列接続する場合、入出力端子１３、１４間に接続されたＩＧＢＴ３〜６の導体９、１０を含む総合インダクタンスを均等にした半導体回路を提供する。 - 特許庁

To provide a test circuit structure capable of executing the test of an I/O part and the test of an internal test in parallel in order to shorten the testing time in a semiconductor integrated circuit equipped with scan test function, and a test method therefor.例文帳に追加

スキャンテスト機能を備えた半導体集積回路において、テスト時間短縮のため、Ｉ/Ｏ部のテストと内部回路のテストの並列実行が可能なテスト回路構成やそのテスト方法を提供する。 - 特許庁

The transmission node comprises two transmission signal processing systems for processing the same I/O signal in parallel, and a fail-safe circuit (281) for collating the I/O signals processed by both signal processing systems and outputting a signal from any one transmission signal processing system if an abnormality does not exist as a result of collation otherwise outputting a safe side signal.例文帳に追加

伝送ノードはそれぞれ同一入出力信号を並列処理する２つの伝送信号処理系を備えるとともに、両伝送信号処理系によって処理された両入出力信号を照合チェックし、照合の結果、異常が無かったときはいずれか一方の伝送信号処理系の信号出力を行ない、異常が発見されたときは安全側の信号出力を行なうフェールセーフ回路（２８１）を備える。 - 特許庁

The parallel output data of the parallel I/O 25 is converted into a serial data S34 by a P/S converting circuit 34, and based on the timing signal S26a, the data S34 is converted into analog sound signals A35a, S35b by a D/A converter 35.例文帳に追加

パラレルＩ／Ｏ２５の出力パラレルデータは、Ｐ／Ｓ変換回路３４によってシリアルデータＳ３４に変換され、タイミング信号Ｓ２６ａに基づき、該データＳ３４がＤ／Ａ変換器３５によってアナログ音声信号Ｓ３５ａ，Ｓ３５ｂに変換される。 - 特許庁

To increase an I/O performance without largely changing an existing user program 2 in the technology of a file system for parallel program operating on a parallel computer in which a plurality of client nodes and server nodes are connected to each other through a high speed communication network.例文帳に追加

複数のクライアントノードとサーバノードとを高速の接続網で接続した並列計算機上で動作する並列プログラム向けファイルシステムの技術に関し，既存のユーザプログラム２を大きく変更することなく，Ｉ／Ｏ性能を向上させることができるようにする。 - 特許庁

An I/O hub 20 has built therein an S-ATA controller 200 for controlling a first serial ATA bus 200a and a second serial ATA bus 200b, and a P-ATA controller 201 for controlling a parallel ATA bus 201a.例文帳に追加

Ｉ／Ｏハブ２０には第１のシリアルＡＴＡバス２００ａおよび第２のシリアルＡＴＡバス２００ｂを制御するＳ−ＡＴＡコントローラ２００、パラレルＡＴＡバス２０１ａを制御するＰ−ＡＴＡコントローラ２０１が内蔵される。 - 特許庁

When a memory module is configured each memory chip is arranged, so that the data I/O pins D0 to D3 are placed so that they are nearest the center line of a module substrate which is parallel to a group of connect pins, thus substantially equalizing the wiring length of each memory chip to that of the connection pin.例文帳に追加

メモリモジュールを構成する場合、各メモリチップを、データ入出力ピンＤ０〜Ｄ３がコネクトピン群と平行なモジュール基板の中心線に最も近くなるように配置する、これにより、各メモリチップとコネクトピンとの配線長が実質的に等しくなる。 - 特許庁