「Parasitic capacitance」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To roughly uniformize level shift arising in a pixel potential due to parasitic capacitance parasitically existing in a scanning signal line within a display surface.例文帳に追加

走査信号線に寄生的に存在する寄生容量に起因して画素電位に生じるレベルシフトを表示面内で略均一にする。 - 特許庁

To provide a semiconductor device in which a gate parasitic capacitance component Cgs between a gate electrode and a source electrode can be reduced.例文帳に追加

ゲート電極とソース電極との間のゲート寄生容量成分Ｃｇｓを低減することができる半導体装置を提供する。 - 特許庁

Accordingly, the capacitance parasitic between the input position-detecting electrode 21 and the shield electrode layer 83 is small, so that high sensitivity can be obtained.例文帳に追加

従って、入力位置検出用電極２１とシールド電極層８３との間に寄生する容量が小さいので、高い感度を得ることができる。 - 特許庁

A parasitic capacitance C_ga is formed in the facing region between the back gate electrode 226 and the anode electrode 205.例文帳に追加

すると、バックゲート電極２２６とアノード電極２０５との対向部位間に寄生容量Ｃ_gaが形成される。 - 特許庁

To reduce impedance of inductor wiring, and also reduce parasitic capacitance formed between the inductor wiring and a substrate or the like.例文帳に追加

インダクター配線のインピーダンスの低減と、インダクター配線と基板等との間に形成される寄生容量の低減とを共に実現する。 - 特許庁

To provide a semiconductor device having a reduced parasitic capacitance between wiring and an inductor, while maintaining flatness of a wiring layer.例文帳に追加

配線層の平坦性を維持しつつ、配線とインダクタとの間に生じる寄生容量を低減させた半導体装置を提供する。 - 特許庁

To reduce parasitic capacitance value by making a shape of a source electrode and a drain electrode of a transistor into a comb tooth shape.例文帳に追加

トランジスタのソース電極及びドレイン電極の電極形状を櫛歯形状にすることによって寄生容量値を低減させる。 - 特許庁

To provide a method of manufacturing a semiconductor device capable of reducing parasitic capacitance around a gate electrode.例文帳に追加

ゲート電極周辺の寄生容量を低減させることのできる半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor light receiving apparatus capable of suppressing a leakage current from a semiconductor light receiving element and generation of parasitic capacitance.例文帳に追加

半導体受光素子からのリーク電流や寄生容量の発生を抑制することができる半導体受光装置を提供する。 - 特許庁

To suppress the reduction of an aperture ratio of a pixel and to reduce parasitic capacitance in a configuration with a plurality of sub-pixels in one pixel.例文帳に追加

一つの画素に複数の副画素を備える構成において、画素の開口率の低下を抑制するとともに、寄生容量の低減を図ること。 - 特許庁

Consequently, the parasitic capacitance in the region where the signal line and the capacitive wiring cross each other three-dimensionally can be deleted.例文帳に追加

そのため、信号線と容量配線が立体交差する領域における寄生容量を削除することが可能になる。 - 特許庁

To achieve low power consumption by manufacturing a semiconductor device including a thin film transistor having a reduced parasitic capacitance.例文帳に追加

寄生容量の低減された薄膜トランジスタを有する半導体装置を作製し、低消費電力を実現することを課題の一とする。 - 特許庁

To provide a semiconductor storage device whose performance does not deteriorate in spite of a relative growth of parasitic capacitance among word lines.例文帳に追加

ワード線間の寄生容量が相対的に大きくなっても性能が低下しない半導体記憶装置を提供する。 - 特許庁

To accurately execute threshold correction processing by suppressing the influence by parasitic capacitance of a driving transistor.例文帳に追加

駆動トランジスタの寄生容量による影響を抑えて、閾値補正処理を正確に実行できるようにする。 - 特許庁

To greatly reduce power supply noise such as power supply resonance noise by using a parasitic capacitance in a logical circuit block in a sleep state.例文帳に追加

スリープ状態の論理回路ブロックにおける寄生容量を用いることにより、電源共振雑音などの電源ノイズを大幅に低減する。 - 特許庁

To provide a semiconductor device having a structure in which parasitic capacitance between wirings can be sufficiently reduced, as a subject.例文帳に追加

配線間の寄生容量を十分に低減できる構成を備えた半導体装置を提供することを課題の一とする。 - 特許庁

To provide a technology manufacturing a power MISFET having a desired gate breakdown voltage, while controlling an increase in the parasitic capacitance.例文帳に追加

寄生容量の増加を抑制しつつ、所望のゲート耐圧を有するパワーＭＩＳＦＥＴを製造できる技術を提供する。 - 特許庁

To reduce a drive voltage for driving a movable part while suppressing increase of parasitic capacitance between a signal line and a drive line.例文帳に追加

信号線と駆動線との間の寄生容量の増大を抑制しつつ、可動部を駆動する駆動電圧を低下させる。 - 特許庁

To provide a display device that can prevent the increase of power consumption due to parasitic capacitance of wiring.例文帳に追加

配線の寄生容量に伴う消費電力の増大を抑制することができる表示装置を提供すること。 - 特許庁

The stacking of an interlayer insulating film between the first wiring and the second wiring reduces the parasitic capacitance.例文帳に追加

第１配線と第２配線間に層間絶縁膜が積層されていることで寄生容量の低減が可能となる。 - 特許庁

To provide a compact high frequency device which controls the occurrence of eddy current and parasitic capacitance, and has excellent high frequency characteristics.例文帳に追加

渦電流や寄生容量の発生を抑制することができ、優れた高周波特性を示す小型の高周波デバイスを提供する。 - 特許庁

To provide an electromechanical transducer device satisfying both reduction in parasitic capacitance between electromechanical transducer elements and improvement in a fill factor.例文帳に追加

電気機械変換部間の寄生容量の低減とフィルファクターの向上を両立することができる電気機械変換装置を提供する。 - 特許庁

To provide a solid-state imaging apparatus capable of preventing an amplification factor of an amplifier from being reduced due to effects of parasitic capacitance.例文帳に追加

寄生容量の影響による増幅器の増幅率の低下を防止することができる固体撮像装置を提供することを課題とする。 - 特許庁

The reduction amount of the potential (ΔVc') of the first node 750 is also suppressed by the parasitic capacitance or the like of the drive transistor.例文帳に追加

このときも、第１ノード７５０の電位低下量（ΔＶｃ'）は駆動トランジスタの寄生容量などにより抑制される。 - 特許庁

To reduce the influence of the parasitic capacitance Cp of an output line Lout in reading from memory cells M1 to Mn.例文帳に追加

メモリセルＭ１〜Ｍｎからの読出に際し、出力ラインＬｏｕｔの寄生容量Ｃｐの影響を少なくする。 - 特許庁

To design the wiring pattern of a semiconductor device efficiently by a simple means while taking account of the effect of parasitic capacitance from the start of design.例文帳に追加

簡易な手段によって、設計当初から寄生容量の影響を考慮した半導体装置の配線パターンの設計を効率良く行う。 - 特許庁

Hence, the potential variations amounts caused by the parasitic capacitance of the video signal lines connected to pixel forming sections of red and green, are set to be equal.例文帳に追加

このことにより、赤および緑の画素形成部に繋がる映像信号線の上記寄生容量による電位変動量が等しく設定される。 - 特許庁

To provide a photoelectric conversion device can suppress the increase of a circuit size and also reduce the deterioration of characteristics due to the parasitic capacitance of a resistor.例文帳に追加

回路規模の増大、及び、抵抗の寄生容量による特性劣化を軽減することのできる光電変換装置を提供する。 - 特許庁

To provide a technique for reducing a parasitic capacitance while eliminating an excessively difficult bonding work.例文帳に追加

本発明は、ボンディング作業を過度に困難にすることなく、寄生容量を低減させる技術を提供する。 - 特許庁

The scanning line 101 is provided in the lower direction of the bank section so as to reduce a parasitic capacitance between the negative electrode 12 and the scanning line 101.例文帳に追加

バンク部の下方向に走査線１０１を配置することで、陰極１２と走査線１０１との間の寄生容量を減少させることができる。 - 特許庁

To provide an electric signal filter which is insensitive to parasitic capacitance and inexpensive in development cost.例文帳に追加

寄生容量に対して不感であり、僅かな開発コストしか必要としない電気信号用フィルタを提供する。 - 特許庁

To reduce parasitic capacitance in the periphery of a floating gate and improve writing characteristic and charge holding characteristic.例文帳に追加

フローティングゲート周囲の寄生容量を低減すると共に、書き込み特性、電荷保持特性を向上させる。 - 特許庁

To provide a semiconductor device that can stably be in operation by obviating instability imposed on the circuit operation of the semiconductor device and caused by parasitic capacitance attended with a resistive element.例文帳に追加

抵抗素子に付随する寄生容量が回路動作に与える不安定性を排除し、安定に動作する半導体装置を提供する。 - 特許庁

To provide a strained SOI structure having a small parasitic capacitance and high carrier mobility, and a method of manufacturing the same.例文帳に追加

小さい寄生容量及び高いキャリア移動度を有するストレインＳＯＩ構造体及びその製造方法を提供する。 - 特許庁

To provide a variable transconductor the parasitic capacitance of output terminals of which is reduced while a variable range of the transconductance is extended or maintained.例文帳に追加

トランスコンダクタンスの可変域を拡大又は維持しつつ出力端子の寄生容量を低減する。 - 特許庁

To nearly uniform a level shift caused in pixel potential due to parasitic capacitance existing parasitically to a scan signal line in a display surface.例文帳に追加

走査信号線に寄生的に存在する寄生容量に起因して画素電位に生じるレベルシフトを表示面内で略均一にする。 - 特許庁

To provide a high performance semiconductor device by solving the problems of defective adhesion and parasitic capacitance between insulating layers without sacrificing heat radiating at all.例文帳に追加

絶縁層間の密着不良、寄生容量の問題を放熱性能を犠牲にすることなく解決し、高性能な半導体装置を提供すること。 - 特許庁

The insulating layer Low-k is formed of a material having the specific dielectric constant as lower as possible in order to lower parasitic capacitance of wiring.例文帳に追加

絶縁層Ｌｏｗ−ｋは、配線の寄生容量を低くするため、できるだけ低い比誘電率の材料から構成する。 - 特許庁

To provide a method of manufacturing a semiconductor device capable of reducing parasitic capacitance so that a good electric characteristics is provided in a high frequency region.例文帳に追加

高周波領域において優れた電気的特性が得られるように、寄生容量を低減し得る半導体装置の製造方法を得る。 - 特許庁

To suppress decrease in detection accuracy due to temperature characteristics and parasitic capacitance of a depletion layer without increasing manufacturing costs.例文帳に追加

製造コストを増大させることなく、温度特性及び空乏層の寄生容量による検出精度の低下を抑制する。 - 特許庁

To provide a shift register and an electronic equipment in which malfunction to be caused by parasitic capacitance of a transistor never be caused.例文帳に追加

トランジスタの寄生容量に起因する誤動作を起こさないシフトレジスタ及び電子装置を提供することである。 - 特許庁

To provide a semiconductor device having a field-effect transistor capable of preventing heat generation and capable of reducing parasitic capacitance.例文帳に追加

発熱の抑制及び寄生容量の低減が可能な電界効果型トランジスタを備えた半導体装置を提供すること。 - 特許庁

To decrease the parasitic capacitance load of a boosting circuit in a low voltage application.例文帳に追加

本発明は、低電圧アプリケーションにおいてブースト回路の寄生容量負荷を減少させること目的とする。 - 特許庁

To provide a DRAM which is reduced in malfunction caused by noise by reducing the parasitic capacitance between groove-type stack cell capacitors in a memory cell area.例文帳に追加

メモリセル領域における溝型スタックセルキャパシタ間の寄生容量を低減し、ノイズによる誤動作を抑制したＤＲＡＭを提供する。 - 特許庁

To solve the problem that an insulating film covering a region from a gate electrode to a source and a drain is a factor of increased parasitic capacitance.例文帳に追加

ゲート電極からソース及びドレインまでの領域を覆う絶縁膜が、寄生容量増大の要因になっている。 - 特許庁