「Parasitic capacitance」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The capacitor 12 has capacitance large enough to relax the capacitance variation of a parasitic capacitance model of the thermistor 10 mounted on a substrate.例文帳に追加

このコンデンサ１２の容量値は、基板への実装状態によるサーミスタ１０の寄生容量モデルの容量の変動を緩和できる十分に大きな容量値に設定されている。 - 特許庁

When a pixel capacitance, an auxiliary capacitance and a parasitic capacitance are defined respectively as Clc, Cs and Cgs in this color liquid crystal display device and when a gate pulse is turned OFF, a level-shifted voltage ΔV=(Cgs)/(Cgs+Clc+Cs) is generated on the potential of a pixel electrode.例文帳に追加

画素容量をＣｌｃとし、補助容量をＣｓとし、寄生容量をＣｇｓとすると、ゲートパルスがオフするときに、画素電極電位にレベルシフト電圧ΔＶ＝（Ｃｇｓ）／（Ｃｇｓ＋Ｃｌｃ＋Ｃｓ）が生じる。 - 特許庁

Collector/base capacitance Ccb is increased by forming parasitic capacitance between a capacitance regulating wire 11 connected with a base pad 7 and an N^+ collector substrate through an insulating film 3 and an N collector substrate.例文帳に追加

ベースパッド７に接続された容量調整用配線１１が、絶縁膜３およびＮコレクタ基板を挟んで、Ｎ^＋コレクタ基板との間に寄生容量を形成することで、コレクタ−ベース間容量Ｃｃｂを増加させる。 - 特許庁

In the flat panel display device, parasitic capacitance CgA between a transparent electrode and a scanning line Gn, all parasitic capacitances CloadA to the transparent electrode, parasitic capacitance CgB between pixel electrodes 15b, 17b and the scanning line Gn and all parasitic capacitances CloadB to the pixel electrodes 15b, 17b are set so that a relational expression of Cga/CloadA=CgB/CloadB is established.例文帳に追加

平面表示装置において、透過電極と走査線Ｇｎとの間の寄生容量ＣｇＡと、透過電極に対する全寄生容量ＣｌｏａｄＡと、画素電極１５ｂ、１７ｂと走査線Ｇｎとの間の寄生容量ＣｇＢと、画素電極１５ｂ、１７ｂに対する全寄生容量ＣｌｏａｄＢとを、ＣｇＡ／ＣｌｏａｄＡ＝ＣｇＢ／ＣｌｏａｄＢの関係式が成り立つように設定する。 - 特許庁

To provide a parasitic capacitance extraction method for reducing the data quantity of a database for parasitic capacitance extraction, and for coping with to any complicatedly shaped conductor cross-sectional structure, and for highly precisely calculating a parasitic capacitance including a fluctuating range, and for performing correction for improving extracting precision to the extraction result of the other design tool.例文帳に追加

寄生容量抽出のためのデータベースのデータ量を減少させ、複雑な形状の導体断面構造に対応し、ばらつき範囲を含む寄生容量を高精度で算出し、他の設計ツールの抽出結果に対する抽出精度向上のための補正ができる寄生容量抽出方法を提供する。 - 特許庁

To provide a display device which is not configured to suppress OFF-current of a switching transistor and to increase capacitance of a capacitance element but is made resistant to an influence by parasitic capacitance or wiring capacitance, and to provide a driving method therefor, especially a driving method by a dot matrix system.例文帳に追加

スイッチング用トランジスタのオフ電流を低く抑えたり、容量素子の容量を大きくする構成ではなく、寄生容量又は配線容量の影響を受けにくい表示装置、及びその駆動方法、特に面積階調方式による駆動方法を提供することを課題とする。 - 特許庁

During an operation period T10, the potential of parasitic capacitance 221 in a circuit part 210 and the potential of decoupling capacitance 220 are maintained in the potential of the power supply 201 in the chip, while during an inactive period T11, the potential of the parasitic capacitance 221 gradually drops to zero, and the potential of the decoupling capacitance 220 is maintained in the potential of the power supply 201 in the chip.例文帳に追加

動作期間Ｔ１０で、回路部２１０内の寄生容量２２１の電位とデカップリング容量２２０の電位は、チップ内電源２０１の電位に維持され、停止期間Ｔ１１で、寄生容量２２１の電位は徐々に降下してゼロになり、デカップリング容量２２０の電位はチップ内電源２０１の電位に維持される。 - 特許庁

To reduce parasitic capacitance between adjacent floating gate electrodes without increasing a gap between the adjacent floating gate electrodes.例文帳に追加

隣接する浮遊ゲート電極間の間隔を増大させることなく、隣接する浮遊ゲート電極間の寄生容量を低減する。 - 特許庁

To suppress generation of parasitic capacitance by accurately aligning source and drain electrodes to gate electrodes.例文帳に追加

ゲート電極に対して、ソース・ドレイン電極を正確に位置合わせし、寄生容量の発生を抑制する。 - 特許庁

To reduce vertical crosstalk by sufficiently enlarging a pixel capacity Clc to a parasitic capacitance C1.例文帳に追加

寄生容量Ｃ１に対して画素容量Ｃｌｃを十分大きくすることにより、縦クロストークを低減する。 - 特許庁

The clamp stage can operate so as to clamp the excess voltage generated by at least the leakage inductance and a parasitic capacitance.例文帳に追加

クランプステージは、少なくとも漏れインダクタンスと寄生キャパシタンスとにより生成される超過電圧をクランプするように動作し得る。 - 特許庁

To provide a semiconductor device in which parasitic components (inductance and capacitance) are reduced in high frequency regions.例文帳に追加

高周波領域での寄生成分（インダクタンスとキャパシタンス）を低減させた半導体装置を提供する。 - 特許庁

To suppress a parasitic capacitance between electrodes or wirings in a semiconductor device having a self-aligned contact structure.例文帳に追加

自己整合コンタクト構造を有する半導体装置において、電極あるいは配線間の寄生容量を抑える。 - 特許庁

To suppress generation of parasitic capacitance by accurately aligning a gate electrode to source/drain electrodes.例文帳に追加

ソース・ドレイン電極に対して、ゲート電極を正確に位置合わせし、寄生容量の発生を抑制する。 - 特許庁

To provide the structure of a semiconductor device that can reduce the parasitic capacitance between electrodes or wiring layers, and its manufacturing method.例文帳に追加

電極或いは配線層間の寄生容量を低減しうる半導体装置の構造及びその製造方法を提供する。 - 特許庁

Thus, a voltage across the electret capacitor EC is increased to suppress deterioration in the sensitivity of the microphone unit due to the parasitic capacitance.例文帳に追加

そうすれば、エレクトレットコンデンサECの両端の電圧が増加し、寄生容量によるマイクロフォン装置の感度の低下を抑制することができる。 - 特許庁

Since an insulated spacer or the like is not interposed between the back electrode and the vibrating film, stray capacitance parasitic to such a spacer is not generated.例文帳に追加

背電極と振動膜との間に絶縁性のスペーサ等が介在されないから、そのようなスペーサに寄生するストレイ容量を生じない。 - 特許庁

To obtain a desired bandwidth f_d by adjusting parasitic capacitance that occurs between an input electrode and an output electrode.例文帳に追加

入力電極と出力電極との間に発生する寄生容量を調整することで、所望の帯域幅ｆ_dを得ることを可能とする。 - 特許庁

An optimum sweeping-frequency technique is used in CCFL ignition by parasitic capacitance in a resonance tank circuit.例文帳に追加

共振タンク回路内の寄生容量によって、ＣＣＦＬ点火で最適な掃引周波数技法が用いられる。 - 特許庁

The voltage level of the data line is changed before the drive by utilizing positively the parasitic capacitance between the counter electrode and the data line.例文帳に追加

対向電極、データ線間の寄生容量を積極利用して駆動前にデータ線の電圧レベルを変化させる。 - 特許庁

Thus, the generation of the parasitic capacitance Cx between the anode electrodes 307B, 307R of the two pixels is prevented.例文帳に追加

これにより、２つの画素のアノード電極３０７Ｂ，３０７Ｒ間に寄生容量Ｃｘが発生しないようにする。 - 特許庁

The inductance 13 forms a parallel resonance circuit, together with the parasitic capacitance of the first and second FETs 11 and 12.例文帳に追加

このインダクタンス１３は第１、第２のＦＥＴ１１、１２の寄生容量と共に並列共振回路を形成する。 - 特許庁

The voltage level of the data line is changed before the drive by utilizing positively the parasitic capacitance between the counter electrode and the data line.例文帳に追加

対向電極・データ線間の寄生容量を積極利用して駆動前にデータ線の電圧レベルを変化させる。 - 特許庁

Since spaces 8b-8d can be formed, a semiconductor device in which variation in the parasitic capacitance is reduced between the wirings can be provided.例文帳に追加

これにより、空間８ｂ〜８ｄを形成することができ、配線間の寄生容量のばらつきを低減した半導体装置を提供することができる。 - 特許庁

To suppress parasitic capacitance between a gate electrode and a source/drain, in the manufacture of a MISFET having an embedded gate electrode.例文帳に追加

埋め込み型ゲート電極を有するＭＩＳＦＥＴの製造方法において、ゲート電極とソース／ドレイン間の寄生容量を抑制する。 - 特許庁

To provide a method of manufacturing a semiconductor light device and a semiconductor which sufficiently reduces the parasitic capacitance between a substrate and an electrode.例文帳に追加

基板と電極との間の寄生容量を十分に低減できる半導体光デバイスの製造方法及び半導体光デバイスを提供する。 - 特許庁

VOLTAGE DISTRIBUTION CIRCUIT REDUCED IN INFLUENCE OF PARASITIC CAPACITANCE AND WORD LINE VOLTAGE GENERATION CIRCUIT INCLUDING THE SAME例文帳に追加

寄生キャパシタンスの影響を減らした電圧分配回路及びそれを含んだワードライン電圧発生回路 - 特許庁

Thereby, voltage variation of the pixel electrodes due to the parasitic capacitance is suppressed and the vertical crosstalk is reduced.例文帳に追加

これにより、寄生容量による画素電極の電圧変化を抑制し、縦クロストークを低減することができる。 - 特許庁

To provide a semiconductor device that forms a layer of air between wiring for reducing parasitic capacitance between the wiring, and its to provide manufacturing method.例文帳に追加

配線間に空気層を形成することにより配線間の寄生容量を低減した半導体装置及びその製造方法を提供する。 - 特許庁

To provide a semiconductor device having minimal parasitic capacitance associated with the gate electrode of the device in order to obtain rapid operating speed.例文帳に追加

早い動作速度を具現するために素子のゲート電極と関連がある最少の寄生キャパシタンスを有する半導体素子を提供する。 - 特許庁

Therefore, it becomes possible to suppress the parasitic capacitance of an element, and a field-effect transistor having a high drive force under a low voltage is constructed.例文帳に追加

その為、素子の寄生抵抗を抑制する事が可能となり、低い電圧下で高い駆動力を有する電界効果トランジスターが構築される。 - 特許庁

To realize a display device capable of reducing parasitic capacitance between a pixel electrode and a source bus line in a delta array.例文帳に追加

デルタ配列において、画素電極とソースバスラインとの間の寄生容量を低減可能な表示装置を実現する。 - 特許庁

To provide semiconductor memory enabling data readout with high accuracy through reducing influence of parasitic capacitance between bit lines.例文帳に追加

ビット線間の寄生容量による影響を低減することにより、高精度のデータの読出しを可能にする半導体メモリを提供する。 - 特許庁

To reduce the parasitic capacitance of an semiconductor-on-insulator device by providing the semiconductor-on-insulator device with a body contact.例文帳に追加

ボディ・コンタクトを半導体オン・インシュレータ・デバイスに設け、それにより、デバイスに寄生容量の低減をもたらすこと。 - 特許庁

An inductance 33 inserted near a terminal resistance 7 compensates a parasitic capacitance of the terminal resistance 7.例文帳に追加

終端抵抗７の近傍に挿入されたインダクタンス３３は、終端抵抗７の寄生容量を補償する。 - 特許庁

To suppress parasitic capacitance in a semiconductor device having a capacitor formed on an element isolation insulating film.例文帳に追加

素子分離絶縁膜上に形成されたキャパシタを有する半導体装置において、寄生容量を抑制すること。 - 特許庁

To reduce a gate resistance and reduce a parasitic capacitance between the gate and an ohmic electrode when a field effect transistor is manufactured.例文帳に追加

電界効果トランジスタを製造する際に、低ゲート抵抗化し、かつゲート/オーミック電極間の寄生容量を低減する。 - 特許庁

To suppress occurrence of crosstalk resulting from coupling by the parasitic capacitance between a signal line and the gate electrode of a drive transistor.例文帳に追加

信号線と駆動トランジスタのゲート電極間の寄生容量によるカップリングに起因するクロストークの発生を抑える。 - 特許庁

The characteristic fluctuation coefficient of the objective circuit 1 due to the detected parasitic capacitance is analyzed by circuit simulation.例文帳に追加

検出した寄生容量による対象回路１の特性変動率を、回路シミュレーションで解析する。 - 特許庁

The projecting part 212a act as an electric shield for reducing parasitic capacitance produced across the adjacent pixel electrodes 234.例文帳に追加

この突出部２１２ａは、隣接した画素電極２３４間に形成される寄生容量を低減する静電シールドとして作用する。 - 特許庁

To realize a microphone unit that can suppress deterioration in sensitivity due to parasitic capacitance caused by the structure of an electret capacitor.例文帳に追加

エレクトレットコンデンサの構造に伴って発生する寄生容量による感度の低下を抑制することが可能なマイクロフォン装置を実現する。 - 特許庁

To realize a high performance Schottky barrier diode improved to avoid parasitic capacitance increase and lowering reverse breakdown voltage drop.例文帳に追加

寄生容量の増加の防止と逆方向耐圧の低下の防止を図った高性能なショットキーバリアダイオードを実現する。 - 特許庁

To provide a semiconductor device which lowers a resistance value in a shield layer while reducing a parasitic capacitance between inductor and shield layers.例文帳に追加

インダクタ−シールド層間の寄生容量を小さくしつつ、シールド層での抵抗値を低く抑えることが可能な半導体装置を提供する。 - 特許庁

As a result, the parasitic capacitance across the adjacent pixels is reduced, and the jitters caused thereby can be effectively reduced.例文帳に追加

その結果、隣接画素間の寄生容量が低減するため、これに起因したジッタの発生を有効に防止する。 - 特許庁

To express parasitic components including the coupling capacitance among wiring as a network recognizing the whole wiring on the circuit automatically.例文帳に追加

回路上の全配線を自動認識し、配線間のカップリング容量も含めた寄生成分を回路網として表現する。 - 特許庁