「Parasitic capacitance」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

To counteract increase of parasitic capacitance and feed-through voltage between a source electrode and a gate electrode caused by overlap between the source electrode or a drain electrode and the gate electrode in a thin film transistor.例文帳に追加

薄膜トランジスタでは、ソースまたはドレイン電極とゲート電極間のオーバラップのために、ソース電極とゲート電極間の寄生容量と、フィードスルー電圧が増加する。 - 特許庁

The overlap of the source electrode 224/the drain electrode 230 and a gate region 202 is eliminated, and the parasitic capacitance and the feed-through voltage are reduced.例文帳に追加

ソース電極２２４及びドレイン電極２３０とゲート領域２０２とのオーバラップがなくなり、寄生容量とフィードスルー電圧を低減することができる。 - 特許庁

To provide a liquid crystal display device which is restrained from varying in parasitic capacitance by using a thin film transistor as an active element and devising the shapes and electrode widths of the source and drain electrodes.例文帳に追加

本発明は、薄膜トランジスタをアクティブ素子として用い、ソース電極とドレイン電極の形状、及び電極幅を工夫することにより、寄生容量の変動を抑制する液晶表示素子を提供することを目的とする。 - 特許庁

Since the flat portion 4a is formed flatly with the thickness of the dummy mesa stripe 8, distance between the electrode pad 7 and the substrate 1 is lengthened thus reducing parasitic capacitance between them.例文帳に追加

平坦部４ａは、ダミーメサストライプ８の厚さを有して平坦に形成されるから、電極パッド７と基板１間の距離が長くなり、この間の寄生容量が小さい。 - 特許庁

To provide a photodetection semiconductor device capable of making shielding unwanted incident light and reducing a parasitic capacitance component which influences high-speed operation compatible.例文帳に追加

不要な入射光の遮光と、高速動作に影響を与える寄生容量成分の軽減とを両立させることができる光検出半導体装置を提供する。 - 特許庁

Therefore, floating of a gate of pull-up transistor due to parasitic capacitance between the gate and a drain of the pull-up transistor of the drive part outputting a scan signal can be prevented.例文帳に追加

従って、スキャン信号を出力する前記駆動部のプル−アップトランジスタのゲート−ドレーン間の寄生キャパシタンスにより前記プル−アップトランジスタのゲートがフローティングされることを防止することができる。 - 特許庁

To decrease parasitic capacitance between groove wirings by a simple method, by using a low-permittivity film with an Si-O base effectively as an inter-layer insulation film.例文帳に追加

層間絶縁膜にＳｉ−Ｏベースの低誘電率膜が効果的に使用できようにし、簡便な方法で溝配線間の寄生容量を低減させる。 - 特許庁

In the manufacturing method, base ohmic metal is undercut along the entire outer edge partially to reduce the parasitic base-collector capacitance of a device.例文帳に追加

本発明の方法は、ディバイスの寄生ベース−コレクタキャパシタンスを低下させるために、ベースオーミック金属を全ての外縁に沿って部分的にアンダーカットすることを含む。 - 特許庁

To prevent turning on of a parasitic diode of a transistor to be formed in a variable capacitance circuit to prevent distortion of waveform of an electric signal even when voltage amplitude of the electric signal is large.例文帳に追加

電気信号の電圧振幅が大きいときにも、可変容量回路に形成されるトランジスタの寄生ダイオードがオンすることを防止し、電気信号の波形が歪むことを防止する。 - 特許庁

The basic cell array has a checker board pattern and is suitable for minimizing the clock parasitic capacitance at the time of laying out a clocked inverter at the apex of the checker board pattern.例文帳に追加

基本セルアレイはチェッカー盤パターンを有し、クロックドインバータをチェッカー盤パターンの頂点にレイアウトするときにクロック寄生容量を最小化するのに適する。 - 特許庁

To fix a shift value in a storage capacitor influenced by the capacitance of a parasitic capacitor C_p which differs among pixel units when a plurality of pixel units are combined to produce a large display panel.例文帳に追加

複数の画素ユニットを組み合わせて大きなサイズのディスプレイパネルを製造する際、画素ユニット間で異なる寄生キャパシタＣ_ｐのキャパシタンスの影響を受ける電荷蓄積キャパシタのシフト値を固定する。 - 特許庁

The internal electrodes having a different polarity are located in this way to prevent them from overlapping one another, thereby the occurrence of parasitic capacitance Cp is suppressed in the multilayer capacitor 1.例文帳に追加

異極性同士の内部電極が重ならないように位置していることにより、積層コンデンサ１では、寄生容量Ｃｐの形成が抑制される。 - 特許庁

To prevent deterioration in circuit characteristic and realize simple circuit design having high degree of freedom by reducing impedance step and parasitic capacitance in a viahole part.例文帳に追加

ヴィアホール部におけるインピーダンスステップや寄生容量を少なくすることにより、回路特性の劣化を防ぐと共に、回路設計を簡便で自由度の高いものにすること。 - 特許庁

To provide an electromagnetic wave detection element inhibiting generation of leakage current from a thin film transistor while inhibiting an increase in parasitic capacitance of the signal line.例文帳に追加

信号配線の寄生容量の増加を抑制しつつ、薄膜トランジスタからのリーク電流の発生を抑制することができる電磁波検出素子を提供する。 - 特許庁

By thinning division by the clock signal wiring 1, the clock signal wiring 1 can be reduced, thus reducing resistance and capacitance parasitic to the clock signal wiring 1 and hence performing arrangement wiring with the minimum number of times.例文帳に追加

以上の事を実施することによって、前記クロック信号に寄生する抵抗値と、容量値を最少に抑えることができ、配置配線に必要な時間を減少させる事ができる。 - 特許庁

In this case, color filters 1 are formed between the data lines 56 and the pixel electrodes 58 so as to extend the distance between the data lines 56 and the pixel electrodes 58 and to decrease a parasitic capacitance of this region.例文帳に追加

ここで、カラーフィルタ１をデータ線５６と画素電極５８との間に形成することで、データ線５６と画素電極５８との距離を広げてここの寄生容量を小さくする。 - 特許庁

When a read enable signal /We is at a level H, the voltage of a corresponding data line 114 is maintained by the parasitic capacitance Cs of the transistor 1824.例文帳に追加

リードイネーブル信号／ＷｅがＨレベルである場合に、対応するデータ線１１４の電圧がトランジスタ１８２４の寄生容量Ｃsによって保持される。 - 特許庁

To provide a semiconductor chip and a semiconductor device capable of speeding up signal transmission and preventing an increase in power consumption during the signal transmission by reducing parasitic capacitance between a wire and a semiconductor substrate.例文帳に追加

配線と半導体基板間の寄生容量を低減して、信号伝送の高速化や信号伝送時の消費電力の増大を防止できる半導体チップ及び半導体装置を提供する。 - 特許庁

To provide a semiconductor element with improved refresh characteristics by reducing parasitic capacitance and improving punch-through characteristics, and provide its manufacturing method.例文帳に追加

寄生キャパシタンスの低下及びパンチスルー特性の改善により、リフレッシュ特性を向上させた半導体素子及びその製造方法を提供すること。 - 特許庁

To provide a semiconductor device wherein parasitic capacitance between metal wirings of a semiconductor device is reduced, and high speed operation of the semiconductor device is realized by arranging a cavity whose relative permittivity is about 1 between the metal wirings.例文帳に追加

金属配線間に比誘電率が１程度の空洞を配置することにより、半導体装置における金属配線間の寄生容量を低減し、半導体装置の高速動作を実現する半導体装置を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device in which the parasitic capacitance is reduced between the collector region and the semiconductor substrate by a simplified process using a low-cost semiconductor substrate.例文帳に追加

製造工程を簡素化しつつ安価な半導体基板を用いて、コレクタ領域と半導体基板との間に寄生するコレクタ基板容量を低減することができる半導体装置の製造方法を提供すること。 - 特許庁

To obtain a semiconductor device suitable for driving an electric capacitor microphone by making at one end high in resistance, for the parasitic capacitance caused by an extended electrode requiring a large area.例文帳に追加

大面積を要する拡張電極に起因する寄生容量の一端を高比抵抗にすることで、エレクトリックコンデンサマイク駆動用に好適な半導体装置を得る。 - 特許庁

By shorteningt the electrode contact, the parasitic capacitance can be lowered, and a C/V conversion rate in the signal processing circuit is improved, and consequently, sensor precision can be improved.例文帳に追加

電極コンタクトの短縮化を図ることにより、寄生容量を低減させることができるため、信号処理回路におけるＣ／Ｖ変換レートが向上し、センサ精度が向上する。 - 特許庁

To provide a piezoelectric oscillator which can be used as not only a piezoelectric oscillator but also a piezoelectric resonator, can reduce its manufacturing cost, and can reduce unwanted parasitic capacitance, and to provide a method of manufacturing the piezoelectric oscillator.例文帳に追加

圧電発振器のみならず圧電振動子としても兼用でき、製造コストを抑えることができ、不要な寄生容量を低減することができる圧電発振器および圧電発振器の製造方法を提供すること。 - 特許庁

One or both of the impedance elements substantially cancel low-parasitic shunt capacitance associated with the transfer transistor that controls signal attenuation at high frequencies.例文帳に追加

インピーダンス要素の一方又は両方が、高周波での動作時に信号の減衰を制御する転送トランジスタに付随する低い寄生シャント・キャパシタンスを実質的に排除する。 - 特許庁

To suppress the peaking of frequency characteristics generated due to the parasitic inductance of base wiring and the input capacitance of an emitter/follower in an emitter/follower circuit.例文帳に追加

エミッタフォロワ回路において、ベース配線の寄生インダクタンスとエミッタフォロワの入力キャパシタンスとによって発生する周波数特性のピーキングを抑制する。 - 特許庁

Consequently, formation of unnecessary parasitic capacitance between the signal line 120A, and first electrode layer 13 and second electrode layer 16 is avoided, or the size thereof is sufficiently reduced.例文帳に追加

これにより、信号線１２０Ａと、第１電極層１３および第２電極層１６との間における不要な寄生容量の形成が回避され、あるいは、その大きさが十分に低減される。 - 特許庁

Consequently, the capacity in the data holding circuit 3 can be reduced to reduce an area required for layout since parasitic capacitance of the data holding circuit is small.例文帳に追加

これにより、データ保持回路３の寄生容量が小さいため、データ保持回路３内の容量を小さくでき、レイアウトに必要な面積を小さくできる。 - 特許庁

To provide a semiconductor device for surge protection in which a plurality of semiconductor elements for surge protection are formed on a single substrate while satisfying small parasitic capacitance between semiconductor elements and high electric isolation.例文帳に追加

複数のサージ保護用半導体素子を単一基板上に形成し、半導体素子間の寄生容量が小さく電気的な分離性が高いサージ保護用半導体装置を提供する。 - 特許庁

To reduce a noise current which occurs due to changes in parasitic capacitance between a detection electrode and a shield case made of an electrically conductive material in an electric potential measuring apparatus to be oscillated by the sensing electrode.例文帳に追加

検知電極が振動する電位測定装置において、検知電極と導電性材料からなるシールドケースとの間の寄生容量変化によって発生するノイズ電流を抑制することである。 - 特許庁

Like this, by dividing the source plug P1S, facing area of the source plug P1S with the drain plug P1D and the like is reduced thereby achieving reduction of parasitic capacitance.例文帳に追加

このように、ソースプラグＰ１Ｓを分割することにより、ソースプラグＰ１ＳとドレインプラグＰ１Ｄ等との対向面積が低減し、寄生容量の低減を図ることができる。 - 特許庁

Vacuum or gas exists in that space and since the dielectric constant is significantly low as compared with that of an interlayer insulation film, parasitic capacitance between the wirings can be reduced.例文帳に追加

この空間は真空または気体が存在する状態であり、これは層間絶縁膜に比べて比誘電率が非常に低いので、配線間の寄生容量を低減することができる。 - 特許庁

Further, an analog switch is not used, such that a voltage level change is prevented from being delayed by parasitic capacitance within the circuit and the conversion speed is accelerated.例文帳に追加

また，アナログスイッチを用いないので，回路内の寄生容量による電圧レベル変化の遅延を防止することができ，変換速度の向上を図ることが可能である。 - 特許庁

Thus, the parasitic capacitance due to diodes not in use is less and the power supply is switched at high-speed for the IC test.例文帳に追加

そのため、出力端子において、不使用ダイオードに起因する寄生容量が少なく、ＩＣテストのための電源切換を高速に行うことが可能となる。 - 特許庁

To provide a method of forming wiring of a semiconductor device, with which the parasitic capacitance between conductive layer patterns is decreased and can make the operation characteristics of the device stabilized.例文帳に追加

導電層パターン間の寄生キャパシタンスを減少させてデバイスの動作特性を安定化させるにことができる半導体デバイスの配線形成方法を提供する - 特許庁

To provide a capacitance type acceleration sensor showing high sensitivity by reducing a parasitic capacity between conductive members for a fixed electrode and a movable electrode provided on a substrate.例文帳に追加

基板に設けられた、固定電極及び可動電極用の導電部材間の寄生容量を低減させて高感度を示す静電容量型加速度センサを提供すること。 - 特許庁

Thus, the contact electrode 30 can be disposed in the bottom 26, and the narrowing of the bottom 26 reduces area and hence the parasitic capacitance of the electrode 30.例文帳に追加

コンタクト用電極３０は底面２６内に配置可能となり、その狭幅化により面積が縮小され、当該電極３０の寄生容量が低減される。 - 特許庁

To provide a semiconductor device, where parasitic capacitance between a gate electrode and a drain electrode or between a gate electrode and a drain electrode is lessened, and a breakdown voltage between a source and a drain is prevented from deteriorating.例文帳に追加

ゲート電極とソース電極、あるいはゲート電極とドレイン電極との間の寄生容量が低減され、ソース／ドレイン耐圧の低下が防止された半導体装置およびその製造方法を提供する。 - 特許庁

Thus, the parasitic capacitance of the gate electrode 21g of the input transistor 21 can be reduced and the offset voltage can accurately be canceled, without increasing the occupied area of a capacitor 24.例文帳に追加

したがって、入力トランジスタ２１のゲート電極２１ｇの寄生容量を小さくすることができ、キャパシタ２４の占有面積を大きくすることなく、オフセット電圧を正確にキャンセルすることができる。 - 特許庁

To provide an inverse class-F amplifier circuit which is optimized against the influence of an output capacitance and an output serial parasitic inductance, and can achieve high efficiency in an ultra-high frequency band.例文帳に追加

出力容量及び出力直列寄生インダクタンスの影響に対して最適化された、超高周波数領域において高効率を実現することができる逆Ｆ級増幅回路を提供する。 - 特許庁

To provide a light-emitting display apparatus which includes a pixel circuit capable of compensating a threshold voltage of a driving transistor and which reduces the effect of kickback generated by parasitic capacitance existing in the pixel circuit.例文帳に追加

駆動トランジスタのスレッショルド電圧を補償することができる画素回路を含み、画素回路内に存在する寄生キャパシタンスによって発生するキックバック影響を低減可能な発光表示装置を提供する。 - 特許庁

The switching element S1 incorporates a parasitic capacitance Cs connected between its one end and the other end and a body diode Dbody connected reversely in parallel.例文帳に追加

スイッチング素子Ｓ１は、その一端と他端との間に接続された寄生容量Ｃｓと、逆並列接続されたボディダイオードＤbodyとを内蔵して有する。 - 特許庁

To provide a battery voltage detecting circuit which can securely detect a battery voltage by eliminating parasitic capacitance caused by the structure between an on-structure polycrystalline silicon film resistor and a semiconductor substrate.例文帳に追加

構造上多結晶シリコン膜抵抗体と半導体基板間に構成される寄生容量を無くし、電池電圧の確実な検出を可能なバッテリー電圧検出回路を提供する。 - 特許庁

To provide a wiring board in which the effect of a parasitic capacitance between an electrode pad and a face conductor can be reduced effectively and thereby entire impedance matching can be realized easily.例文帳に追加

電極パッドと面導体との寄生キャパシタンスの影響を効果的に縮小でき、全体のインピーダンス整合を容易に実現できる配線基板を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device which can restrain proximity effect and loading effect in forming a gate electrode and reduce parasitic capacitance.例文帳に追加

ゲート電極の形成における近接効果及びローディング効果を抑制し、且つ、寄生容量の低減できる半導体装置の製造方法を提供する。 - 特許庁