「SHared memory」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

At the time of executing upgrade by adding the processing substrate, the reading destination and the writing destination for the shared memory 108 are only changed so that each processing substrate can be connected in a desired order.例文帳に追加

処理基板の追加によるアップグレード時には、共有メモリ１０８に対する読み出し先、書き込み先を変更するのみで、各処理基板を所望の順に接続できる。 - 特許庁

To obtain a semiconductor device having a capacitor which can be formed through a process shared with an interconnection while reducing the area of memory cell, and a method of fabrication.例文帳に追加

メモリセル面積の縮小が可能であり、配線と共有化されたプロセスで形成できるキャパシタを有する半導体装置およびその製造方法を提供する。 - 特許庁

To provide a semiconductor memory device that can enlarge a page size enabling writing or readout and achieves acceleration of operation speed even if a sense amplifier is shared by multiple bit lines.例文帳に追加

センスアンプが複数のビット線に共有されていても、書込みまたは読出し可能なページサイズを大きくし、動作速度を向上させた半導体記憶装置を提供する。 - 特許庁

A user process 10a being the origin of transmission writes a message in a shared memory 14, and transmits a message identifier corresponding to the message to a communication control process 28.例文帳に追加

送信元のユーザプロセス１０ａは、共有メモリ１４にメッセージを書き込むと共に、このメッセージに対応するメッセージ識別子を通信制御プロセス２８に送信する。 - 特許庁

The shared memory system 109 increases or decreases dynamically the sizes of the data writing regions corresponding to the ratio or the priority of write access of each processor 100-102.例文帳に追加

また、共有メモリシステム１０９は、各プロセッサ１００〜１０２のライトアクセスの比率又は優先度に応じ、前記データ書き込み用領域のサイズを動的に増減させる。 - 特許庁

To provide a method and a device for making a digital system, com prising plural processors 102, 104 connected to a shared memory subsystem 112 and peripheral devices 106, 116 operate.例文帳に追加

共用メモリサブシステム１１２に接続される複数のプロセッサ１０２、１０４と周辺装置１０６、１１６を有するデジタルシステムを動作させる方法と装置を開示する。 - 特許庁

In a stand-by side controller 1-B, an operation block 3-B reads out the operation result from the shared memory 6-A in the working side controller 1-A through a data bus 7 and outputs the read operation result.例文帳に追加

待機側コントローラ１_-Bでは演算ブロック３_-Bで常用側コントローラ１_-Aの共有メモリ６_-Aよりデータバス７を介して、演算結果を読み出し、出力する。 - 特許庁

To provide communication equipment capable of reducing the load of a CPU in the case of reading data when received data are transmitted through a shared memory to a CPU.例文帳に追加

共有メモリを介して受信データをＣＰＵに伝送するに際し、読み出す際に、そのＣＰＵの負荷を低減させることのできる通信装置を提供すること - 特許庁

To provide a communication device capable of reducing a load on a CPU when reading in transferring a reception data to the CPU via a shared memory.例文帳に追加

共有メモリを介して受信データをＣＰＵに伝送するに際し、読み出す際に、そのＣＰＵの負荷を低減させることのできる通信装置を提供すること - 特許庁

An access request to the cache memory part 7 which is issued through the shared access path 10 is controlled so that a read access and a write access are alternately issued.例文帳に追加

そして、この共有するアクセスパス１０を経由して発行されるキャッシュメモリ部７へのアクセス要求がリードアクセス、ライトアクセス交互に発行されるように制御する。 - 特許庁

To avoid a failure in an access band of a memory shared by the processing of a moving picture and that of a still picture, when recording the still picture while recording the moving picture.例文帳に追加

動画像を記録しながら静止画像を記録する場合において、動画像の処理と静止画像の処理とで共有するメモリのアクセス帯域の破綻を抑制する。 - 特許庁

To provide a shared memory type information processing system constituted of a multiprocessors (plural CPUs) that is prevented from being stopped with a fault of a main storage in spite of the small number of hardware elements.例文帳に追加

少ないハードウェア量に関わらず、主記憶の故障で停止しないマルチプロセッサ(複数のCPU)で構成される共有メモリ型情報処理システムを提供する。 - 特許庁

To provide an exclusive control method capable of executing the confirmation processing of the exclusive situation of a shared memory without imposing any load on system bus, and quickly performing exclusive control.例文帳に追加

システムバスに負荷をかけずに共有メモリの排他状況の確認処理を実行し、速やかに排他制御を行うことのできる排他制御方法を提供する。 - 特許庁

Also, the set value is converted into the tag description of an HTML so that an HTML document can be prepared, and stored in the shared memory area of an OS such as a clip board.例文帳に追加

また、設定値は、ＨＴＭＬのタグ記述に変換され、ＨＴＭＬ文書が作成され、例えばクリップボードのようなＯＳの共用メモリ領域に記憶される。 - 特許庁

Inter-processor communication is used as penalty, and the result of the combination of the processor and task for avoiding penalty most is adopted so that it is possible to realize the consistency between the distributed memories and the shared memory.例文帳に追加

プロセッサ間での通信をペナルティとして、最もペナルティを避けたプロセッサとタスクの組合せの結果を採用して分散−共有メモリ間の整合性をとる。 - 特許庁

To provide a method, a device and a system storing all files and control information on a memory and accessing shared files at high speed by two or more computers.例文帳に追加

全てのファイルや制御情報をメモリ上におき、２台以上のコンピュータで高速に共用ファイルをアクセスする方法、その装置及びシステムを提供することにある。 - 特許庁

To provide a packet switch device capable of transmitting a packet according to an output speed to paths whose output speeds are different without deteriorating the use efficiency of a shared memory.例文帳に追加

共有メモリの利用効率を落とすことなく、異なる出力速度を持つ方路に対して出力速度に応じた送信が可能なパケットスイッチ装置を提供する。 - 特許庁

The plurality of video display parts periodically acquire information on the display state whether the current mode is a normal display mode or a full screen display mode in the shared memory.例文帳に追加

複数の映像表示部は、共有メモリに現在のモードが通常表示モードかフル画面表示モードかの表示状態の情報を定期的に取得するようにする。 - 特許庁

To quickly attain data input and output for a shared memory by only increasing a little power consumption without making it necessary to quicken any system clock even in a low speed operation mode.例文帳に追加

低速動作モード時でもシステムクロックを高速にする必要が無く、わずかな消費電力の増加のみで高速に共有メモリへのデータ入出力を可能とする。 - 特許庁

The part 19 is a transferring means 19b for an I/O, an interrupt signal and a synchronous control signal such as a synchronizing signal between a shared memory 19a and the CPUs.例文帳に追加

ＣＰＵ同期部１９は、共有メモリ１９ａ又はＣＰＵ間のＩ／Ｏや割込み信号、同期信号等の同期制御信号の受渡し手段１９ｂである。 - 特許庁

An additional control part 22 calculates at least one modification amount of the control parameters stored in a shared memory part 23 according to an additional program stored in an additional storage part 25.例文帳に追加

付加制御部22は、付加記憶部25に記憶される付加プログラムに従い、共有記憶部23に記憶される制御パラメータの中の少なくとも一つの変更量を演算する。 - 特許庁

was specified and the size of the to-be-locked segment would mean that the total bytes in locked shared memory segments would exceed the limit for the real user ID of the calling process. 例文帳に追加

が指定され、ロックされる予定のセグメントのサイズ(ロックされる共有メモリ・セグメントの合計バイト数) が、呼び出したプロセスの実ユーザー ID についての制限を超えた。 - JM

Thus plural application programs included in the application part 21 able to access the shared memory, and the application programs can be operated in a connected state.例文帳に追加

したがって、アプリケーション部２１に含まれる複数のアプリケーションプログラムが共有メモリにアクセスできるようになり、アプリケーションプログラムを連携して動作させることが可能となる。 - 特許庁

To provide digital signal processing equipment by which a plurality of DSPs (digital signal processors) can simultaneously use one shared memory from all the DSPs without restriction of bus control.例文帳に追加

複数のＤＳＰが、一つの共有メモリをバス制御の制限なしに、全てのＤＳＰから同時に使用可能なディジタル信号処理装置を提供すること。 - 特許庁

To provide a bus system for surely preventing access from being carelessly performed by a bus master whose access is inhibited when a memory is shared for use.例文帳に追加

メモリを共有して使用する場合、アクセスが禁止されているバスマスタによりメモリに不用意にアクセスが行われることを確実に防止できるバスシステムを提供する。 - 特許庁

Therefore, even in a wide variety of models, the memory size of the configuration definition table can be reduced to sizes matched to the models, and this reduction can be realized in the shared firmware regardless of the models.例文帳に追加

このため、多岐に渡るモデルでも、構成定義テーブルのメモリサイズをそのモデルに合わせたサイズに削減でき、且つモデルによらず、共通のファームウェアで実現できる。 - 特許庁

The master processor 2 or the slave processor 3 to which the interrupt request signals IRQ1, IRQ2 are input performs the operation of reading the data stored in the shared memory 6.例文帳に追加

割り込み要求信号ＩＲＱ１，ＩＲＱ２が入力されたマスタプロセッサ２、あるいはスレーブプロセッサ３は、共用メモリ６に格納されたデータの読み出し動作を行う。 - 特許庁

The host processor 20 includes: a scheduling processing part; and a shared memory allocation processing part allocating an application are corresponding to a process allocated to each the slave processor 30.例文帳に追加

ホストプロセッサ２０は、スケジューリング処理部と、各スレーブプロセッサ３０に割り振ったプロセスに対応したアプリケーション領域を割り当てる共有メモリ割り当て処理部とを含む。 - 特許庁

A user process 10b being the destination of transmission receives the message identifier from the communication control process 28, and reads the message corresponding to the message identifier from the shared memory.例文帳に追加

送信先のユーザプロセス１０ｂは、通信制御プロセスからメッセージ識別子を受信すると、このメッセージ識別子に対応するメッセージを共有メモリから読み出す。 - 特許庁

To provide a technology of supplying a clock signal only to a shared memory and a circuit module or the like activated by controlling a clock signal supplied to the whole communication apparatus.例文帳に追加

通信装置全体に供給されるクロック信号を制御して、動作を行う共有メモリおよび回路モジュールなどに対してのみクロック信号を供給する。 - 特許庁

Next Generation I/O introduces the use of an extremely efficient engine that is directly coupled to host memory which replaces shared buses with a fabric of switchable point-to-point links. 例文帳に追加

次世代I/O(NGIO)は, 高度に効率のよいエンジンの利用を導入する.それは, スイッチできる点対点リンク構造で共有バスを置き換えたホストのメモリと直結するものである. - コンピューター用語辞典

To provide a storage, or the like for further reducing a delay due to queuing in update processing and reference processing in a shared memory for sharing data among a plurality of systems.例文帳に追加

複数のシステムでデータを共用する共用メモリにおいて、更新処理と参照処理の待機による遅延をさらに低減した記憶装置等を提供すること。 - 特許庁

To provide a communication device capable of easily communicating with an external processor while preventing the long-time remaining of data in a shared memory between the communication device and the external processor.例文帳に追加

外部のプロセッサとの間で、共有メモリ内にデータが長時間滞留しないようにして通信を行うことが容易に可能な通信装置を提供する。 - 特許庁

The storage device is provided with a saving volume S, and a data saving/updating state is identified/managed in a shared memory 9 by copy source saving information 22 and copy destination update information 23.例文帳に追加

退避ボリュームＳを設け、共用メモリ９に、コピー元退避情報２２とコピー先更新情報２３でデータの退避や更新の状態を識別・管理する。 - 特許庁

A dimming data output part 3 outputs an access demand signal demanding the access to a shared bus to an access receiving part 1, when the access demand signal is received, reads out the dimming data constituting a dimming data set one by one from the shared memory via the shared bus, and outputs the read-out dimming data to the luminair in order.例文帳に追加

調光データ出力部３は、共有バスへのアクセスを要求するアクセス要求信号をアクセス受理部１に出力し、このアクセス要求信号が受理されると、共有バスを介して共有メモリから１つの調光データセットを構成する調光データを一つづつ読み出すとともに、読み出した調光データを照明器具に順次出力する。 - 特許庁

According to this configuration, since it is not necessary to hold a table in which the label conversion information is collected, a shared memory for storing the table or processing for arranging the table is dispensed with, and reduction in memory and circuit scale can be attained.例文帳に追加

本構成により、ラベル変換情報をまとめたテーブルを保持する必要を排除し、テーブル記憶のための共有メモリや、テーブルを整理するための処理が不要となり、メモリと回路規模の削減を実現することが可能となる。 - 特許庁

While displaying image information on the liquid crystal monitor of the digital camera 1 by operating the operating key of the radio communication terminal, the image data of the digital camera 1 can be transmitted to the memory part to become the shared memory of the radio communication terminal 2.例文帳に追加

無線通信端末２の操作キーの操作により、ディジタルカメラ１の液晶モニタに画像情報を表示させながらディジタルカメラ１の画像データを無線通信端末２の共有メモリとなるメモリ部に送信できる。 - 特許庁

When a processor PRi performs write to the block of a shared state on a cache CMi, the update is reflected not only the cache CMi but also a memory MMi so that the latest block exists in the memory MMi as well.例文帳に追加

プロセッサＰＲｉがキャッシュＣＭｉ上の共有状態にあるブロックに対して書き込みを行ったときに、その更新をキャッシュＣＭｉだけでなくメモリＭＭｉにも反映し、最新のブロックがメモリＭＭｉにも存在するようにする。 - 特許庁

While displaying image information on the liquid crystal monitor of the digital camera 1 by operating the operating key of the radio communication terminal 2, the image data of the digital camera 1 can be transmitted to the memory part to become the shared memory of the radio communication terminal 2.例文帳に追加

無線通信端末２の操作キーの操作により、ディジタルカメラ１の液晶モニタに画像情報を表示させながらディジタルカメラ１の画像データを無線通信端末２の共有メモリとなるメモリ部に送信できる。 - 特許庁

The sensing speed is increased via a gate voltage control circuit of the shared MOS transistor connecting a sense amplifier and a memory cell array by considering the noise at sensing, lowering the shared MOS transistor gate voltage (SHR) in two steps and reducing the amplified bit line capacity.例文帳に追加

センスアンプとメモリセルアレイを接続するシェアードＭＯＳトランジスタ・ゲート電圧制御回路により、センス時にノイズを考慮した上で、シェアードＭＯＳトランジスタ・ゲート電圧（ＳＨＲ）を２段階で下げ、増幅するビット線容量を低減することで、センス速度を高速化する。 - 特許庁

This semiconductor system comprises a shared memory, the plurality of process circuits respectively specifying storage capacity, using the shared memory and simultaneously operating a specific combination according to the operation mode, and an address circuit allocating the address ranges of the storage capacity specified by the processing circuits usably to the process circuits.例文帳に追加

本発明の半導体システムは、共有メモリと、それぞれ記憶容量を指定して前記共有メモリを用い、動作モードに応じた特定の組み合わせが同時に動作する複数の処理回路と、前記処理回路によって指定された前記記憶容量分のアドレス範囲を前記処理回路に使用可能に割り当てるアドレス回路とを備えたものとして構成される。 - 特許庁

The shared memory interface 4 includes a data insurance table 14 for storing the specific address of the shared memory 3, and when the address designated from the main bus B1 or the internal bus B2 is stored in the data insurance table 14, regions corresponding to the specific number of addresses are obtained as regions corresponding to the group data by using the designated address as a leading address.例文帳に追加

共有メモリインターフェイス４は、共有メモリ３の特定のアドレスを格納したデータ保証テーブル１４を有し、メインバスＢ１あるいは内部バスＢ２から指定したアドレスがデータ保証テーブル１４に格納されていると、当該アドレスを先頭アドレスとして規定個数のアドレスに対応する領域がグループデータに対応する領域になる。 - 特許庁

Thus, the methods and apparatus initialize the MAT such that the status information of at least a plurality of entries indicates that the associated segment or segments of the shared memory are available for reservation and select one entry in a group of entries in the MAT at a level corresponding to a desired size of the shared memory to be reserved.例文帳に追加

これにより、少なくとも複数のエントリの状態情報が、前記共有メモリの関連する１つ以上のセグメントが予約可能であることを示すように前記ＭＡＴを初期化して、予約しようとしている前記共有メモリの所望サイズに対応するレベルにおいてＭＡＴ内のエントリのグループのうちの１つのエントリを選択する方法及び装置である。 - 特許庁

When a parameter of a processing by the subroutine program is changed, a program which is dynamically changed at the outside is reloaded on the shared memory, made possible to be executed by the first CPU and in addition, when the contents of a processing program to be loaded on the shared memory from the outside are changed, conversion of a data processor or the arithmetic processing unit to other use is easily performed.例文帳に追加

前記サブルーチンプログラムによる処理のパラメータを変更する場合には、外部でダイナミックに変更したプログラムを再度共有メモリにロードして、第１のＣＰＵが実行可能にでき、また、外部から共有メモリにロードする処理プログラムの内容を変更すれば、データ処理装置若しくは演算処理ユニットの他の用途への転用も簡単である。 - 特許庁

A router 600 is provided with a multiport shared memory 804 having a storage device concerning at least two down link hop position queue, a packet switch 608 for routing self-address designation up link data from an input port coupled to the multiport shared memory 804 to an output port and a routing table 702 coupled to the packet switch 608.例文帳に追加

ルータ６００は、少なくとも２つのダウンリンクホップ位置待ち行列に関する記憶装置を有するマルチポート共有メモリ８０４、マルチポート共有メモリ８０４に結合された入力ポートから出力ポートへ自己アドレス指定アップリンクデータをルーティングするパケットスイッチ６０８、およびパケットスイッチ６０８に結合されたルーティング表７０２を含む。 - 特許庁