「SHared memory」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

By the memory 2 of 1st specification, a row address strobe signal RAS of a 1st activation control signal is activated at an effective timing, and read or write is executed by catching a testing address given to a partially shared address bus while operating by using a testing clock as reference.例文帳に追加

第１の仕様のメモリ２は、第１の活性化制御信号ロウアドレスストローブ信号ＲＡＳが有効のタイミングにおいて活性化され、テスト用クロックを基準に動作して、一部共有のアドレスバスに与えられたテスト用アドレスをとらえてリードまたはライトを実行する。 - 特許庁

When the basic software of a controller 30 is not made correspond to a new type of input and output module 50, exclusive function information necessary for the setting information or access of the input and output module 50 is read from the in-module shared memory of the input and output module 50.例文帳に追加

制御装置３０の基本ソフトウェアが新機種の入出力モジュール５０に対応していなくとも、入出力モジュール５０の設定情報やアクセスに必要な専用ファンクション情報を入出力モジュール５０のモジュール内共有メモリから読出す。 - 特許庁

When program execution by the calculator process part 14 and program execution by the character input process part 13 are carried out, the calculation result data 24 is exchanged between the calculator process part 14 and the character input process part 13 via the shared memory region 23.例文帳に追加

電卓処理部１４によるプログラム実行と文字入力処理部１３によるプログラム実行とが行われるとき、共用メモリ領域２３を介して、電卓処理部１４と文字入力処理部１３との間で、計算結果データ２４を受渡しする。 - 特許庁

Even when the storage of information is directly from the personal computer 12 side to the buffer 20 of the shared memory 13, the CPU board 11 side for control is allowed to operate the transmission processing 28 and the reception processing 29 in the same way as the interrupting processing 27.例文帳に追加

パソコン１２側から共有メモリ１３のバッファ２０に対して直接情報の蓄積を行っても、制御用ＣＰＵボード１１側に割込処理２７による場合と同様な送信処理２８および受信処理２９を行わせることができる。 - 特許庁

This image forming device is provided with a process monitoring appliance 117 for acquiring logging information showing process operation information from two or more processes where control services or applications 130 are parallelly carried out by inter-process communication utilizing a shared memory 300.例文帳に追加

画像形成装置において、コントロールサービスまたはアプリケーション１３０の並列実行されている２以上のプロセスから、プロセスの動作情報を示すロギング情報を、共有メモリ３００を利用したプロセス間通信によって取得するプロセス監視アプリ１１７を備えた。 - 特許庁

Hence, a method in which a refresh period corresponding to temperature is set by a mode register and a method in which a refresh period is adjusted in a self-control manner based on temperature of the semiconductor memory device can be shared without any trouble and productivity is improved.例文帳に追加

したがって、モードレジスタによって温度に対応したリフレッシュ周期を設定する方法と、半導体記憶装置の温度に基づいてリフレッシュ周期を自己制御的に調整する方法とを問題なく共用することができ、生産性が向上する。 - 特許庁

The image correction program performs a decoding process corresponding to the requested information on the image data specified by the file number and stores the data of the image data body and the attached information attached to the image data in the shared memory.例文帳に追加

これにより、画像補正プログラムは、通知されたファイル番号で特定される画像データに対して要求情報に応じたデコード処理を行った場合に、デコード処理後の画像データ本体のデータおよび画像データに付属する付属情報を共有メモリに格納する。 - 特許庁

The cache memory which includes respectively parted address areas and is shared among respectively parted entities includes a cache segregator which dynamically divides storage areas allocated to plural entities, without causing the entities to disturb one another.例文帳に追加

それぞれ分断されたアドレス領域を含み、別々に分断された複数のエンティティの間に共有されるキャッシュメモリは、各エンティティを相互に妨害させることなく複数のエンティティそれぞれにアロケートされた記憶領域を動的に分割するキャッシュセグレゲータを含む。 - 特許庁

To provide a disk array system capable of making a plurality of disk array controllers possible to be operated as one disk array controller, suppressing lowering of performance due to a copy processing of a shared memory part among the plurality of disk array controllers and presenting the performance in proportion to the number of controllers.例文帳に追加

複数台のディスクアレイ制御装置を１つのディスクアレイ制御装置として運用できるようにし、複数のディスクアレイ制御装置間での共有メモリ部のコピー処理による性能低下を抑え，台数に比例した性能を出せるディスクアレイシステムを提供する。 - 特許庁

Among three storage areas 21-23 which are in memory 20 statically shared by the three systems and are separately assigned to the three systems, a storage area assigned to the system in an abnormal state which is identified based on the reset request signal is to be reset.例文帳に追加

そして、３つのシステムで静的に共有されるメモリ２０は、３つのシステムのそれぞれに割り当てられた３つの記憶領域２１〜２３のうち、リセット要求信号に基づき識別される異常状態のシステムに割り当てられた記憶領域がリセットされる。 - 特許庁

A control section 1505 transmits a certificate that is read from a certificate storage section 1500 and relates to a data recorder of a data reproducing device to a memory card 110 via a shared RAM 1509 provided in the area 1510B that can be accessible externally.例文帳に追加

制御部１５０５は、証明書格納部１５００から読出したデータ再生装置のデータ記録装置に対する証明書を外部からアクセス可能な領域１５１０Ｂに設けられた共有ＲＡＭ１５０９を介してメモりカード１１０へ送付する。 - 特許庁

Every time processing ends in each of a data reception module 20a, a data analysis module 20b, a data conversion module 20c and a transmission module 20d of a printing emulation execution program 20, a log collection program 21 records log information in a shared memory 8 in a PC 3.例文帳に追加

印刷エミュレーション実行プログラム２０のデータ受信モジュール２０ａ、データ解析モジュール２０ｂ、データ変換モジュール２０ｃ、送信モジュール２０ｄの各処理が終了する度にログ採取プログラム２１は、そのログ情報をＰＣ３内の共有メモリ８に記録する。 - 特許庁

A search area 110 in a reference frame set to an encoding block 101 in a current frame to which compression coding processing is applied is also shared in common by an encoding block 102 as shown in Fig. to get the transfer of data from the external memory to the internal memory done in one transfer, the data being located in a searching area to detect motion vectors of the two encoding blocks 101, 102.例文帳に追加

圧縮符号化処理を行う現フレーム内の符号化ブロック１０１に対して設定する参照フレーム内の探索領域１１０を、図に示すように、符号化ブロック１０２にも共有させることによって、二つの符号化ブロック１０１、１０２の動きベクトルを検出するための探索領域の外部メモリから内部メモリへのデータ転送を一回で済ますことができる。 - 特許庁

Resource limitation information 400 is acquired for each independent function module 130 that is a resource management object, and based on the acquired resource limitation information 400, the memory quantity to be used by the independent function module 130, the memory quantity to be used for execution of the independent function module 130 by a shared function module 120 and the number of classes to be started are limited.例文帳に追加

また、リソース管理対象となる各個別機能モジュール１３０ごとに、リソース制限情報４００を取得し、取得したリソース制限情報４００に基づいて、その個別機能モジュール１３０が使用するメモリ量、並びに共通機能モジュール１２０がその個別機能モジュール１３０の実行に使用するメモリ量および起動するクラス数を制限する。 - 特許庁

Operation information input from an input device is transferred to the control device and image instruction information output from the control device is transferred to the man-machine interface unit by using a shared memory which can be referred and updated from either of the control device and the man-machine interface unit.例文帳に追加

制御装置及びマンマシンインターフェース装置のいずれからも参照および更新可能な共有メモリを用いて、入力装置で入力された操作情報の制御装置への伝達、及び制御装置から出力された画面指示情報のマンマシンインターフェース装置への伝達を行う。 - 特許庁

The information showing the respective load states of the plurality of remote copying ports in the storage device system is stored in a shared memory in the storage device system, and the storage device system makes a remote copying port having the smaller load execute the remote copying processing in reference to this information.例文帳に追加

記憶装置システム内の複数のリモートコピー用ポート各々についての負荷状況を示す情報を、記憶装置システム内の共有メモリ内に格納しておき、記憶装置システムはこの情報を参照して負荷の小さいリモートコピー用ポートにリモートコピー処理を実行させる。 - 特許庁

Each of host adapters 10a to 10n includes a page administration table 13 which manages the use states of real pages 21a to 21p which are writing targets in a shared memory 20, and temporary pages 22a to 22q to which data is temporarily written during real page access while associating them with each other.例文帳に追加

各ホストアダプタ１０ａ〜１０ｎは、書き込み対象となる共有メモリ２０中の本ページ２１ａ〜２１ｐの使用状況と、その本ページのアクセス中に一時的にデータを書き込むための仮ページ２２ａ〜２２ｑを対応付けて管理するページ管理表１３を備える。 - 特許庁

The semiconductor device 10 that performs a plurality of tasks one after another includes a plurality of CPUs 1, 2 that implement predetermined computing processes according to the tasks performed, and memories MEM 1, 2, 3, 4 that together have one memory space shared between the CPUs 1, 2.例文帳に追加

複数のタスクを切換えて行う半導体装置１０であって、行われるタスクに応じて夫々に所定の演算処理を行う複数のＣＰＵ１、２と、ＣＰＵ１、２の間で共有される１つのメモリ空間を全体として有するメモリＭＥＭ１、２、３、４とを備えている。 - 特許庁

The example removable security module also includes a processing unit disposed in the body, coupled to the memory and configured to read information from the process control device, compare the information to the shared secret and authenticate the process control device based on the comparison.例文帳に追加

また、例示的な取り外し可能セキュリティモジュールには、本体の中に配置され且つメモリに連結されており、プロセス制御装置から情報を読み出してその情報を共有秘密キーと比較してからその比較に基づいてプロセス制御装置を認証するように構成された処理ユニットも含まれている。 - 特許庁

The peripheral controller includes a controller for controlling one or a plurality of peripheral devices and a single interface to a shared memory device storing configuration information for at least one of the one or a plurality of peripheral devices and an additional code such as a boot ROM code.例文帳に追加

周辺コントローラは、１つまたは複数の周辺デバイスを制御するためのコントローラ、および１つまたは複数の周辺デバイスの少なくとも１つに関する構成情報、およびブートＲＯＭコードなどの追加のコードを格納する共有メモリ・デバイスに対する単一のインタフェースを含む。 - 特許庁

A simulation device includes: a CPU0(31) configured to control a function IP by executing a user program 7; a CPU1(32) configured to simulate the function IP by executing a simulator program 6; and a shared memory 33 configured to be accessed by the CPU0(31) and the CPU1(32).例文帳に追加

シミュレーション装置は、ユーザプログラム７を実行することによって機能ＩＰを制御するＣＰＵ０（３１）と、シミュレータプログラム６を実行することによって機能ＩＰをシミュレートするＣＰＵ１（３２）と、ＣＰＵ０（３１）およびＣＰＵ１（３２）によってアクセスされる共有メモリ３３とを含む。 - 特許庁

Besides, address and tag information showing the address on a shared memory 400 and the state of the data held on the cache memories 120 and 220 inside respective processors 100 and 200 is held just by cache capacity for the unit of a cache line in processor cache tag tables 350 and 351.例文帳に追加

また、各プロセッサ１００，２００の内部のキャッシュ・メモリ１２０，２２０に共有メモリ４００上のどのアドレスのデータがどのような状態で保持されているかを示すアドレスおよびタグ情報を、プロセッサ・キャッシュ・タグ・テーブル３５０，３５１にキャッシュ容量分だけキャッシュ・ライン単位で保持する。 - 特許庁

To provide a multiprocessor system which prevents calling losses at the time of recovery, simplifies a recovery process and increases the speed of recovery in the event of failure when a plurality of processes access a shared memory, and which provides system reliability, and flexibility derived from a buffer given a large working capacity.例文帳に追加

マルチプロセッサシステムにおいて、複数のプロセッサが共有メモリにアクセスしているときの障害発生時に、リカバリ時の呼損の防止，リカバリ処理の簡素化，復旧の高速化，システムの信頼性および大きな作業容量を割り当てられたバッファによる柔軟性を有するマルチプロセッサシステムを提供する。 - 特許庁

Then, the CPU 184 stores the PES header and the TS header and the data in the control information section into an output buffer 185, notifies an output control section 186 of the content information existing region in the shared memory 183, and stores the data of the content information into the output buffer 185.例文帳に追加

以後、ＣＰＵ１８４は、ＰＥＳヘッダ、ＴＳヘッダ、制御情報部のデータを出力バッファ１８５に格納し、出力制御部１８６に対し共有メモリ１８３上のコンテンツ情報存在領域を通知し、出力バッファ１８５にコンテンツ情報部のデータを格納させる。 - 特許庁

In the information sharing system between nodes, in which a plurality of nodes 10 to 14 form a node group connected in a row via a network with the node 10 as the head node, each node is provided with a head node reference area, a next node reference area, and a distributed shared memory.例文帳に追加

ノード１０を先頭ノードとして複数のノード１０〜１４がネットワークを介して一列に接続されたノード集団を形成するノード間情報共有システムにおいて、各ノードは、先頭ノード参照領域と、次ノード参照領域と、分散共有メモリを備える。 - 特許庁

Impedance terminals can be configured to provide a relatively small load (a smaller load than an NVM unit) that is impedance matched (alone or in combination with other impedance terminals and/or an NVM unit) with a source impedance on a shared bus that is provided by a memory controller.例文帳に追加

メモリコントローラにより与えられる共有バス上のソースインピーダンスとインピーダンスマッチングされる（単独で、又は他のインピーダンス端子及び／又はＮＶＭユニットとの組み合わせで）比較的小さな負荷（ＮＶＭユニットより小さな負荷）を与えるように、インピーダンス端子を構成することができる。 - 特許庁

To prevent the deterioration of actual performance due to the generation of a request for invalidating cache by preventing the false sharing, wherein different processors update the values of arrayed elements included in the same cache line at the time of the conventional loop scheduling for parallel executing compilers for a shared memory type parallel computer.例文帳に追加

共有メモリ型並列計算機向けの並列化コンパイラにおける従来のループスケジューリングでは、異なるプロセッサが同一のキャッシュラインに含まれる配列要素の値を更新するフォールスシェアリングが起こり、キャッシュの無効化要求が発生して実行性能が低下する。 - 特許庁

To provide an alarm collection device, alarm collection system, alarm collection method and alarm collection program, capable of reducing shared information to be handled by each means and more completely collecting them when reading and collecting alarm information reported by report-side means from a memory with an instruction of collection-side means.例文帳に追加

報告側の手段によって報告されるアラーム情報を収集側の手段の指示でメモリから読み出して収集する際に、各手段の取り扱う共有情報を少なくし、より確実な収集が可能なアラーム収集装置、システム、方法およびプログラムを得ること。 - 特許庁

When the section 11e completes measurement of all slave stations 13, an arithmetic section 11g calculates a usage rate of the data transmission time shared in a unit time being a sum of assigned times of all the slave stations 13 for each slave station 13 and stores the result into a memory 11f as a preceding usage rate.例文帳に追加

全ての子局１３の計測が終了すると、全ての子局１３の割当て時間の合計である単位時間に占めるデータ伝送時間の使用率を演算部１１ｇで各子局１３毎に算出させ、メモリ１１ｆに前回使用率として記憶させる。 - 特許庁

The reading process of a log is started by a PC client (a step S1), and when a first process and a second process are started on a multi-task system (a step S3), the first process and the second process simultaneously transfer communication contents to a shared memory at the time of performing communication through an IPC I/F (a step S4).例文帳に追加

ＰＣクライアントによってログの読み出しプロセスを起動し（ステップＳ１）、マルチタスクシステム上で第１プロセスと第２プロセスが起動されると（ステップＳ３）、第１プロセスと第２プロセスはＩＰＣ Ｉ／Ｆを介して通信をする際に、同時に通信内容を共有メモリに転送する（ステップＳ４）。 - 特許庁

To provide a frame buffer management circuit for accelerating and improving efficiency in managing a memory shared individual FIFO type buffer which realizes fair reading of a variable length frame in the quantity of bands to be used and a delay time, rather than managing components in a link structure.例文帳に追加

可変長フレームに対して、帯域使用量および遅延時間の点で公平な読出しを実現するメモリ共用の個別ＦＩＦＯ型バッファについて、構成要素をリンク構造によって管理するよりも高速化かつ効率化するフレームバッファ管理回路を提供する。 - 特許庁

The content decryption LSI 112 calculates an encryption key by using the information turned out to be shared between itself and the key deriving utility 111 similarly based on the mutual authentication, and releases the encrypted key information set read from the non-volatile memory 113 with the calculated encryption key.例文帳に追加

一方、コンテンツ復号ＬＳＩ１１２は、同じく相互認証によって鍵導出ユーティリティ１１１とともに保有することとなった情報を用いて暗号鍵を計算し、揮発性メモリ１１３から読み出した鍵情報セットの暗号化を当該計算した暗号鍵で解除する。 - 特許庁

The first processing unit 201 performs track calculation processing which includes calculating operation command data B indicating a series of command values to be output to each arm motor, based on a command to operate the multi-joint robot body to a desired position posture, and storing the calculated operation command data B in the shared memory 203.例文帳に追加

第１の処理部２０１は、多関節ロボット本体を目標位置姿勢に動作させるコマンドから各アーム用モータに出力する指令値の連なりを示す動作指令データＢを計算し、計算結果である動作指令データＢを共有メモリ２０３に格納する軌道計算処理を行う。 - 特許庁

In a server 15 for distributing a file to a plurality of terminal equipment 13-1 to 13-n connected via a public line 12, a non-enciphered file, which is a file of a distribution object in a non-enciphered state, is read out of an external storage device and expanded in a shared memory.例文帳に追加

公衆回線１２を介して接続された複数の端末装置１３-1〜１３-nに対してファイルを配信するサーバ１５は、非暗号化状態にある配信対象のファイルである前記非暗号化ファイルを外部の記憶装置から読み出し共有メモリに展開する。 - 特許庁

When a two-dimensional bar-code as information unique to an operation input device 116 is included in an image acquired from a video camera 113, information unique to the video camera 113 is related to the information unique to the operation input device 116, and they are managed inside a shared memory 107.例文帳に追加

ビデオカメラ１１３から取得した画像中に、操作入力装置１１６に固有の情報である２次元バーコードが含まれている場合には、ビデオカメラ１１３に固有の情報と、操作入力装置１１６に固有の情報とを関連付けて、共有メモリ１０７内で管理する。 - 特許庁

By the memory 3 of 2nd specification, a chip select signal CS of a 2nd activation control signal is activated at the effective timing, and the read or the write is executed by catching the testing address given to the partially shared address bus while operating by using the aforementioned testing clock as reference.例文帳に追加

第２の仕様のメモリ３は、第２の活性化制御信号チップセレクト信号ＣＳが有効のタイミングにおいて活性化され、前記と同じテスト用クロックを基準に動作して、一部共有のアドレスバスに与えられたテスト用アドレスをとらえてリードまたはライトを実行する。 - 特許庁

Then, the key deriving utility 111 calculates an encryption key using information turned out to be shared between itself and the content decryption LSI 112 based on the mutual authentication, and encrypts the acquired key information set with the calculated encryption key and stores the encrypted information set into a non-volatile memory 113.例文帳に追加

そして、鍵導出ユーティリティ１１１は、この相互認証によってコンテンツ復号ＬＳＩ１１２とともに保有することとなった情報を用いて暗号鍵を計算し、取得した鍵情報セットを当該計算した暗号鍵で暗号化して揮発性メモリ１１３に格納する。 - 特許庁

A programmable ROM block 20 provided in the integrated circuit device 10 has a memory cell MC in which a floating gate FG shared in each of gates of a writing/reading transistor 220 and an erasing transistor 230 is a single layer gate structure opposite to a control gate CG consisting of an impurity layer NCU via an insulation layer.例文帳に追加

集積回路装置１０に設けられたプログラマブルＲＯＭブロック２０は、書き込み／読み出しトランジスタ２２０及び消去トランジスタ２３０の各ゲートに共用されるフローティングゲートＦＧが、不純物層ＮＣＵより成るコントロールゲートＣＧと絶縁層を介して対向した単層ゲート構造であるメモリセルＭＣを有する。 - 特許庁

A pattern prepared on the basis of shared picture information by plural pixels before conversion for one pixel after conversion is stored in an operation data selection part 23 and it is decided which pattern pixel data inputted to the operation data selection part 23 by way of an A/D conversion part 21 and a frame memory 22 are coincident to.例文帳に追加

演算データ選択部２３には、変換後の１画素に対する変換前の複数の画素との共有画像情報を基に作成されたパターンが記憶されており、Ａ／Ｄ変換部２１、フレームメモリ２２を介して演算データ選択部２３に入力された画素データは、どのパターンと一致するか判断される。 - 特許庁

The data processor is shared by more than one circuits or devices, which comprise a programmable circuit, and is provided with the memory where a preservation area where access by the programmable circuit is limited is arranged in a part of a storage area as the preservation area of information to be non-ciphered sentence data.例文帳に追加

本発明に係るデータ処置装置は、上記プログラマブル回路を含む複数の回路又は装置により共有され、かつ、非暗号文データとなった情報の保存領域として上記プログラマブル回路によるアクセスを制限した保存領域が記憶領域の一部に設けられたメモリを備えている。 - 特許庁

It functions as a data logger or the communication terminal coping with the remote monitoring of a plurality of devices (four at maximum), an SCT and a refrigerator control panel communicate at all times (data are stored in the shared memory 12), and communication from the refrigerator control panel is not interrupted even at the time of accessing an SCT device 11 from a modem or another PC.例文帳に追加

データロガーや複数（最大４台）の遠隔監視対応の通信端末として機能するが、ＳＣＴ−冷凍機制御盤間は常に通信（共有メモリ１２へのデータの格納）を行っており、モデムや他のＰＣからＳＣＴ装置１１にアクセスしても冷凍機制御盤からの通信が途絶えることがない。 - 特許庁

When substitution of an existing server process 11 is requested, a new server process 12 is generated, and the server process 12 describes 'service transfer request' in a shared memory to transmit a signal to the server process 11 when completing preparations for services and waits for a response from the server process 11 after signal transmission.例文帳に追加

既存のサーバプロセス１１に置き換えの要求が発生すると、新しいサーバプロセス１２を生成し、サーバプロセス１２は、サービスが行えるよう準備ができたら、共有メモリに「サービス移管要求」と記述してサーバプロセス１１に対してシグナルを送信し、シグナルを送信した後、サーバプロセス１１からの応答を待つ。 - 特許庁

The multiprocessor system includes: a plurality of CPUs 11-14; the plurality of cache memories 21-24 provided correspondingly to the plurality of CPUs 11-14; a snoop control part 30 maintaining cache coherency between the plurality of cache memories; and a shared memory 50 allocated with a space 52 not taking the cache coherency between the cache memories.例文帳に追加

本発明にかかるマルチプロセッサシステムは、複数のＣＰＵ１１〜１４と、複数のＣＰＵ１１〜１４に対応して設けられた複数のキャッシュメモリ２１〜２４と、複数のキャッシュメモリ間のキャッシュコヒーレンシを保つスヌープ制御部３０と、キャッシュメモリ間のキャッシュコヒーレンシを取らない空間５２が割り当てられた共有メモリ５０と、を備える。 - 特許庁

When it is determined that abnormality occurs in any motherboard, a switch control part of the shared memory system 1 selects an access permission pattern in which a state NO corresponds to "15" among access permission patterns stored in a switch state table and holds the selected pattern and turns off all switches on the basis of the access permission pattern.例文帳に追加

何れかのマザーボードで異常が発生したと判定された場合に、共有メモリシステム１のスイッチ制御部は、スイッチ状態テーブルに格納されているアクセス許可パターンのうち、状態ＮＯが“１５”に対応するアクセス許可パターンを選択して保持するとともに、当該アクセス許可パターンに基づいて全てのスイッチをＯＦＦに切り替える。 - 特許庁

To provide a semiconductor device which is suitable for forming a transistor for memory cell and a transistor for a circuit with a high breakdown voltage on one and the same semiconductor substrate and which has such a structure that a side wall insulation film of a shared contact plug part is removed and has little deterioration in electric properties, and also to provide a method of manufacturing the same.例文帳に追加

メモリセル用のトランジスタと高耐圧回路部用のトランジスタとを１つの半導体基板上に形成するのに適しており、また、シェアードコンタクトプラグ部分の側壁絶縁膜が除去された構造で電気的特性の劣化の少ない半導体装置およびその製造方法を提供する。 - 特許庁