「SHared memory」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

A plurality of host adapters (upper interfaces) 1 to be connected with an host CPU, a plurality of disk adapters (interfaces on the side of the storage device) 2 to be connected with an array disk 5, and a cache memory 3 for temporary storage to be shared by these adapters, are installed attachably and detachably on a common bus 4 shared by these adapters and the cache memory.例文帳に追加

上位ＣＰＵと接続される複数のホストアダプタ（上位側インタフェース）１と、アレイディスク５と接続される複数のディスクアダプタ（記憶装置側インタフェース）２と、これらのアダプタに共用される一時記憶用キャッシュメモリ３とは、これらアダプタ及びキャッシュメモリに共用されるコモンバス４上に挿抜自在に取り付けられる。 - 特許庁

A first CPU 5 which is incorporated in the arithmetic processing unit 1 executes a subroutine program loaded on a shared memory 6 from an external second CPU 2 in response to a command from the outside, notifies an executing state to the outside via a busy flag BF and returns an execution result to the outside via the shared memory 6.例文帳に追加

演算処理ユニット（１）が内蔵する第１のＣＰＵ（５）は外部の第２のＣＰＵ（２）から共有メモリ（６）にロードされたサブルーチンプログラムを外部からのコマンドに応答して実行し、実行状態をビジーフラグ（ＢＦ）を介して外部に通知し、実行結果を共有メモリ（６）を介して外部に返す。 - 特許庁

In the programmable controller with a slave unit 12 provided with a shared memory 13 for giving and receiving data, the shared memory 13 is provided with an input-output processing counter storage area 105 for writing a counter value, the counter value is updated each time the slave unit sends a reply, and the CPU unit confirms the update of the counter value.例文帳に追加

スレーブユニット１２がデータ授受のための共有メモリ１３を備えたプログラマブルコントローラにおいて、共有メモリ１３にカウンタ値を書き込む入出力処理カウンタ格納エリア１０５を備え、スレーブユニットが返信する毎に前記カウンタ値を更新し、前記ＣＰＵユニットが前記カウンタ値の更新を確認する。 - 特許庁

To provide a packet processing apparatus and a packet processing method for dividing variable length packets into fixed length data, writing the data to a shared memory, and then reading the data that can eliminate an access time to padding data, the access time being a cause to inefficiency of prior arts, so as to enhance the logical throughput of the shared memory.例文帳に追加

本発明は可変長パケットを固定長データに分割して共有メモリに書込んで読出しを行うパケット処理装置及びパケット処理方法に関し，従来の不効率の発生要因であるパディングへのアクセス時間を無くし，共有メモリの論理スループットを向上することを目的とする。 - 特許庁

In the case of storing a file C in the distributed shared memory 1 of the providers P, the requester R distributes an empty slot notification request to the providers P, and when receiving a slot notification response from the providers P, the requester R transmits the file C to the distributed shared memory 1 of the providers P which has distributed the slot notification response.例文帳に追加

リクエスタＲがプロバイダＰの分散型共有メモリ１にファイルＣを格納させたい場合、プロバイダＰに空きスロット通知リクエストを配信して、プロバイダＰからスロット通知レスポンスを受信すると、スロット通知レスポンスを配信したプロバイダＰの分散型共有メモリ１にファイルＣを送信する。 - 特許庁

In a comparator circuit 208, at the time of the hit judgement of a way when the processor of a certain section accesses a shared cache memory, only the way allocated beforehand corresponding to active signals outputted when the processor accesses the shared cache memory among the ways in a set specified at the time of access is the object of the hit judgement.例文帳に追加

比較回路２０８は、ある区画のプロセッサが共有キャッシュメモリにアクセス時のウェイのヒット判定時に、アクセス時に指定されたセットにおけるウェイのうちプロセッサが前記共有キャッシュメモリにアクセス時に出力されるアクティブ信号対応に予め割り当てたウェイのみをヒット判定の対象とする。 - 特許庁

In the method of data communication between a printer driver means and an application program means 201 operating on an operation system, the application program 201 creates a named shared memory, and calls the ExtEscape function 301, so that a user interface module 411 of the XPS printer driver stores the return data in the named shared memory.例文帳に追加

オペレーティングシステム上で動作するアプリケーションプログラム手段２０１とプリンタドライバ手段との間のデータ通信方法であって、アプリケーションプログラム２０１が名前付き共有メモリを作成しＥｘｔＥｓｃａｐｅ関数３０１を呼び出すことで、ＸＰＳプリンタドライバのユーザインタフェースモジュール４１１が名前付き共有メモリに返却データを格納する。 - 特許庁

When a host controller 100 instructs execution of the memory cycle of the SRAM 320 to a memory controller 200, an SRAM controller 203 in the memory controller 200 outputs a memory control command for the SRAM 320 to an SRAM control line 504, and outputs address data through a shared address/data bus 503.例文帳に追加

メモリコントローラ２００において、ホストコントローラ１００がＳＲＡＭ３２０のメモリサイクルの実施をメモリコントローラ２００に指示すると、ＳＲＡＭコントローラ２０３は、ＳＲＡＭ３２０に対するメモリ制御コマンドをＳＲＡＭ制御線５０４に出力し、アドレスデータを共通アドレス／データバス５０３にて出力する。 - 特許庁

A memory bank in which the region of a memory 1-1 is sectioned into a plurality of regions is constituted, the respective memory banks are shared by the respective priority classes, and a policer (write control part) 1-2 dynamically allocates the input frame data of the plurality of classes of different priority to the memory bank in accordance with the priority and stores them for each priority class.例文帳に追加

メモリ１−１の領域を複数の領域に区分けしたメモリバンクを構成し、各優先クラスで各メモリバンクを共有させ、ポリサ（ライト制御部）１−２は、入力される優先度の異なる複数のクラスのフレームデータを、優先度に応じてダイナミックにメモリバンクに割り当て優先クラス毎に格納する。 - 特許庁

This disk array controller provided with a channel IF part, a disk IF part, a cache memory part and a shared memory part and plural disk array control units to read/write data, has a mutual coupling network to connect the shared memories in the plural disk array control units and a mutual coupling network to connect the cache memory parts in the plural disk array control units are provided.例文帳に追加

チャネルＩＦ部と、ディスクＩＦ部と、キャッシュメモリ部と、共有メモリ部とを有し、データのリード／ライトを行うディスクアレイ制御ユニットを、複数ユニット有するディスクアレイ制御装置において、複数のディスクアレイ制御ユニット内の共有メモリ部間を接続する相互結合網と、複数のディスクアレイ制御ユニット内のキャッシュメモリ部間を接続する相互結合網を有する。 - 特許庁

This data transfer system consists of a computer system 10 having a CPU 11, a local memory 12, an I/O device 13 and a local bus 14, a computer system 20 having a CPU 21, a local memory 22 and a local bus 24, a shared memory 30 shared by the two computer systems 10 and 20 and a DMAC 40 which directly performs data exchange with the local memories.例文帳に追加

本発明のデータ転送システムは、ＣＰＵ１１、ローカルメモリ１２、Ｉ／Ｏデバイス１３、及びローカルバス１４を有するコンピュータ装置１０と、ＣＰＵ２１、ローカルメモリ２２、及びローカルバス２４を有するコンピュータ装置２０と、２つのコンピュータ装置１０、２０で共有される共有メモリ３０と、ローカルメモリと直接データのやり取りを行うＤＭＡＣ４０で構成されている。 - 特許庁

A program writing device 5 when powered on uses the transfer program 20 to sets an address of a flash memory to write destination addresses 23 of virtual shared memories 41 to 43 according to connection device information of a network and flash memory information 18 of connected devices, and transfers download information including the system program in memory blocks of the virtual shared memories 41 to 43 to a data area 34.例文帳に追加

プログラム書込み装置５は、電源を投入することにより、転送プログラム２０を使用して、ネットワークの接続機器情報および接続機器のフラッシュメモリマップ情報１８に従って、仮想共有メモリ４_1〜４_3の書込み先アドレス２３にフラッシュメモリのアドレスをセットし、データエリア３４にシステムプログラムを含むダウンロード情報を仮想共有メモリ４_1〜４_3の各メモリブロックに転送する。 - 特許庁

A control part 420 performs control over whether or not access from the frame transfer part to the shared memory 110 is stopped based upon the predicted band that the band prediction part 425 predicts and the monitoring result of the memory bus monitoring part 410.例文帳に追加

制御部４２０は、帯域予測部４２５が予測した予測帯域と、メモリバス監視部４１０の監視結果とに基づいて、フレーム転送部から共有メモリ１１０へのアクセスを停止させるか否かの制御を行う。 - 特許庁

This communicating method allows a communication among processes 6a to 6c by a library 5 composed of a common memory (shared memory) 2, a FIFO file 3, and the processes 6a to 6c by using a history of transmission and reception messages corresponding to variable message length.例文帳に追加

共有メモリ（シェアドメモリ）２，ＦＩＦＯファイル３及びプロセス６ａ〜６ｃからなるライブラリ５によって、複数プロセス６ａ〜６ｃとの間でメッセージ可変長に対応した送受信データの履歴による通信を行う。 - 特許庁

Reference potential inputted to a shared amplifier 6m is switched by a switching means 19 either when data is read from a two value memory region 22 or when the data is read from a four value memory region 21.例文帳に追加

２値記憶領域２２からのデータ読み出し時と、４値記憶領域２１からのデータ読み出し時とで、共通のセンスアンプ６ｍに入力される参照電位を、切り替え手段１９によって切り替える。 - 特許庁

The transfer arbiter performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to the transfer requests from the first data transfer control section and the second data transfer control section.例文帳に追加

転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 - 特許庁

This CPU system includes a cache memory system where a dedicated write port for maintaining and controlling coherency from a shared system side is separated from an access port from a CPU side by making the cache memory system in the CPU have many ports.例文帳に追加

ＣＰＵ内キャッシュメモリシステム多ポート化により、共有システム側からのコヒーレンシ維持制御の為の専用ライトポートとＣＰＵ側からのアクセスポートとを分離したキャッシュメモリシステムを内蔵するＣＰＵシステム。 - 特許庁

In the processing by the LAO processing 19 and processing for decoding a compressed moving image, a reference frame memory 17 used to refer to the previous frame data is shared, so an unnecessary frame memory is reducible.例文帳に追加

ＬＡＯ処理部１９での前述の処理と圧縮動画像を復号する処理において、前フレームデータを参照する際に用いる参照フレームメモリ１７を共用するので、余分なフレームメモリを削減することができる。 - 特許庁

The example removable security module includes a body configured to be removably coupled to the process control device and a memory disposed in the body with a shared secret stored in the memory.例文帳に追加

例示的な取り外し可能セキュリティモジュールは、プロセス制御装置に取り外し可能な状態で連結されるように構成された本体と、本体の中に配置されたメモリと、該メモリの中に格納された共有秘密キーを含む。 - 特許庁

The transfer arbiter performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to the transfer requests from the first and second data transfer control sections.例文帳に追加

転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 - 特許庁

The IC driver has a main read line MR which is shared by plural memory cells M11-Mn1 arranged along the line direction and transmits a display data read from a single memory cell sequentially selected in the line direction.例文帳に追加

列方向に沿って配列された複数のメモリセルＭ１１〜Ｍｎ１に共用され、列方向で順次選択される一つのメモリセルから読み出された表示データが伝送されるメイン読み出し線ＭＲを有する。 - 特許庁

To reduce the area of a mask ROM, by providing a mechanism which can output both binary logical values from one memory cell, according to the address region and enabling one memory block to be shared in two address region.例文帳に追加

１つのメモリセルからアドレス領域に応じて２値の両論理値が出力できる機構を設け、一つのメモリブロックが２つのアドレス領域で共有できるようにし、マスクＲＯＭの面積を低減すること。 - 特許庁

This inter-task communication device has: a plurality of memory blocks 130 each having a state holding area (STATE) 120 on the shared memory 110 accessible from a plurality of tasks; a data transmission means 140; and a data reception means 150.例文帳に追加

複数のタスクからアクセス可能な共有メモリ１１０上の、状態保持領域（ＳＴＡＴＥ）１２０をもつ複数のメモリブロック１３０と、データ送信手段１４０と、データ受信手段１５０を備える。 - 特許庁

In a working side controller 1-A, an operation block 3-A executes arithmetic processing on the basis of data sampled by the block 3-A itself and writes the operation result in a memory area uniquely specified by the operation block number of a shared memory 6-A.例文帳に追加

常用側コントローラ１_-Aでは自身がサンプリングしたデータに基づき、演算ブロック３_-Aで演算処理し、その演算結果を共有メモリ６_-Aの演算ブロック番号で一意的に特定するメモリ領域に書き込む。 - 特許庁

A node controller 21 in a node 2 stores a link attribute list indicating the band utilization states of respective links into a memory 21b and manages unallocated bands, unreserved bands of each SRLG (shared risk link group) ID, allocated and shared preparatory bands, extra traffic bands, and the like.例文帳に追加

ノード２のノード制御装置２１はメモリ２１ｂに各リンクの帯域の利用状況を示すリンク属性表を格納し、未割当帯域、ＳＲＬＧ ＩＤ毎の未予約帯域、既割当シェアド予備帯域、エクストラ・トラフィック帯域等を管理する。 - 特許庁

To record and manage shared information (information shared in an environment surrounding a recording and reproducing device) without installing a nonvolatile memory in the recording and reproducing device for recording / reproducing information to/from a recording medium which can be freely inserted and detached to/from the device.例文帳に追加

装置に対して自在に挿抜可能な記録媒体に情報を記録・再生する記録再生装置において、不揮発性のメモリを設置せずに共有情報（記録再生装置を取り巻く環境において共有する情報）を記録し、管理する。 - 特許庁

In this case, with respect to the cells 1, the sources of a pair of loading MOSFETs 7 and 8 are shared by memory cells adjacent to both sides in common, while with respect to the cells 2, the sources of a pair of loading MOSFETS 13 and 14 are shared within the same cell in common.例文帳に追加

この場合、第１のメモリセル１は、一対の負荷用ＭＯＳＦＥＴ７，８のソースを左右に隣接するメモリセルと共有し、第２メモリセル２は、一対の負荷用ＭＯＳＦＥＴ１３，１４のソースを同一セル内で共有するようにする。 - 特許庁

Using a shared cache 320 inside the same memory space, a plurality of page conversion processing threads 312 reuse a conversion result of another page conversion processing thread 312 inside the shared cache 320 without performing inter-process communication.例文帳に追加

複数のページ変換処理スレッド３１２は、同じメモリ空間内にある共有キャッシュ３２０を利用することで、プロセス間通信を行うことなく、共有キャッシュ３２０内にある他のページ変換処理スレッド３１２の変換結果を再利用する。 - 特許庁

Further, the control section 15 allows the optical disk drive 13 to read a shared key encrypted by the public key and confidential information encrypted by the shared key from the RAM section 31 of the optical disk 3, decrypts the shared key by using the private key stored in the flash memory, and decrypts the encrypted confidential information on the basis of the decrypted shared key.例文帳に追加

また、制御部１５は、光ディスクドライブ１３によって光ディスク３のＲＡＭ部３１から上記公開鍵によって暗号化された共通鍵とその共通鍵によって暗号化された機密情報とを読み取らせ、上記フラッシュメモリに記憶された秘密鍵によって上記共通鍵を復号化し、その復号化した共通鍵に基づいて上記暗号化された機密情報を復号化する。 - 特許庁

A nonvolatile semiconductor memory 100 is provided with multiple write-in pipe lines 110-1 to 110-N respectively having a memory array, a timing circuit 140 successively starting write-in operation in these pipe lines and a shared charge pump and voltage adjustment circuit 150 operating the circuits by a programmed memory cell.例文帳に追加

不揮発半導体メモリが、それぞれがメモリアレイを有する多重書込みパイプラインと、前記パイプラインにおいて書込み動作を逐次開始するタイミング回路と、プログラムされたメモリセルによって回路を作動させる共有された電荷ポンプ及び電圧調節回路とを有する。 - 特許庁

Inside of each processor 1, a virtual shared memory 121 having a storage capacity usable for sharing/exchanging data and arranged inside of a built-in memory 122 and a common bus IF 14 connected to the memory 121 by an internal bus 17 and used for sharing/exchanging the data are provided.例文帳に追加

個々のプロセッサ１の内部に、データの共有・交換に使用可能な記憶容量を有して内蔵メモリ１２２内に配備された仮想共有メモリ１２１と、このメモリ１２１に内部バス１７で接続されてデータの共有・交換に使用される共通バスＩＦ１４とを備える。 - 特許庁

A bit line corresponding to a selected memory cell is connected between write current control line of both sides of the corresponding memory block by turning on transistor switches 102, 103 in response to activation of a column selection line CSL shared between memory blocks, and a data write current flows.例文帳に追加

メモリブロック間で共有されるコラム選択線ＣＳＬの活性化に応答してトランジスタスイッチ１０２，１０３がオンすることによって、選択メモリセルに対応するビット線は、対応のメモリブロックの両側の書込電流制御線の間に接続されて、データ書込電流が流される。 - 特許庁

The shared memory includes: a packet storage memory for storing the divided fixed length packets sequentially to pages designated by a pointer link; and a pointer storage memory for storing a next pointer representing a page to be linked next in cross-reference with pages of the pointer link and an access count representing the number of valid data in each page.例文帳に追加

共有メモリは，分割した固定長パケットをポインタリンクにより指定されたページに順に格納するパケット格納メモリと，ポインタリンクのページに対応して次にリンクするページを表す次ポインタとページ内の有効データ数を表すアクセスカウントとを格納するポインタ格納メモリとを備える。 - 特許庁

To provide a high-speed and large-capacity memory file system allowed to be shared with a cluster system, to improve the throughput of an application program for treating I/O data of especially large capacity and to expand the application field of the memory file system by providing a memory file system of higher availability.例文帳に追加

クラスタシステムで共有可能な高速で大容量のメモリファイルシステムを提供し、特に大容量の入出力データを扱うアプリケーションプログラムのスループットを向上し、さらに高可用性メモリファイルシステムを提供することでメモリファイルシステムの適用分野を拡大することを目的とする。 - 特許庁

To prevent, in a memory device sharing system in which a plurality of memory devices are shared by processing devices and an administration device manages information on priority among the memory devices, the consistency of data from being disturbed by any state of inconsistency that may occur at the time of updating the information on priority among the processing devices.例文帳に追加

複数の記憶装置を各処理装置で共有し管理装置が記憶装置の優先順位情報を管理する記憶装置共用システムにおいて、各処理装置の優先順位情報更新時に不整合状態になった場合に、データの一貫性が崩れることを回避する。 - 特許庁

To provide a management module redundant device capable of eliminating the stop of processing or the loss of information without using a shared memory or the like in the case of system switching.例文帳に追加

系切り替え時において、共有メモリ等を使用することなく、処理の停止や情報のロスをなくすことが可能な管理モジュール冗長装置を提供する。 - 特許庁

The storage device is provided with an evacuation volume S, and a state of evacuation or the update of the data is identified and managed in a shared memory 9 by copy source evacuation information 22 and copy destination update information 23.例文帳に追加

退避ボリュームＳを設け、共用メモリ９に、コピー元退避情報２２とコピー先更新情報２３でデータの退避や更新の状態を識別・管理する。 - 特許庁

A write-side shared memory control module adjusts a value of monotone increase variable to perform the exclusive control and the version control of the write real time data.例文帳に追加

書込み側共有メモリ制御モジュールは、共有メモリ内の単調増加変数の値を調整することで、書き込むリアルタイムデータの排他制御とバージョン管理を行う。 - 特許庁

A CPU board 11 for control is mounted on an extended bus slot 14 of a personal computer 12, and provided with a shared memory 13 accessible from a CPU 17 side of the personal computer 12.例文帳に追加

制御用ＣＰＵボード１１はパソコン１２の拡張バススロット１４に装着され、パソコン１２のＣＰＵ１７側からもアクセス可能な共有メモリ１３を有する。 - 特許庁

A POS device I/F program 404 accesses to the shared memory 403 at certain intervals, reads the control data, and accordingly carries out a system call access to an OS.例文帳に追加

ＰＯＳデバイスＩ／Ｆプログラム４０４は、一定間隔で共有メモリ４０３にアクセスして制御データを読み取り、それに応じて、ＯＳにシステムコール呼出を行う。 - 特許庁

Duplicates of common rules are reduced by using the shared ACL, thereby the number of all rules to be stored on the line card is reduced, and a memory storage space is reduced.例文帳に追加

共用ＡＣＬを使用して、共通規則の複製が削減され、それによってラインカード上に格納される全規則数が削減され、メモリ記憶空間が節約される。 - 特許庁

To provide a memory control device capable of being shared by controllers of electronic equipment differed in the connecting form of a ROM storing a starting program.例文帳に追加

起動時用プログラムを格納したＲＯＭの接続形態が異なる電子機器のコントローラに対して、共通に用いることができるメモリ制御装置を提供する。 - 特許庁

Each of mobile communication terminals 11-14 updates address book data stored in a memory unit 22 on a basis of belonging group by using the obtained shared address book data.例文帳に追加

そして、各携帯通信端末１１〜１４は、取得した共有アドレス帳データを用いて、記憶部２２に記憶されているアドレス帳データを所属グループ単位で更新する。 - 特許庁

A system and method for locking and unlocking access to a shared memory for atomic operation includes giving instantaneous feedback to instruct whether or not lock has been successfully performed.例文帳に追加

アトミックなオペレーションのための共有メモリへのアクセスをロック及びアンロックするシステム及び方法は、ロックが首尾良く行われたかどうか指示する即時フィードバックを与える。 - 特許庁

The electronic seal system is an improved one that stores a main seal data file 6 registering each user's seal impression image data 7 in a memory means 5 of a shared computer 1.例文帳に追加

各ユーザーの印影イメージデータ７を登録した本体印鑑データファイル６を共有コンピュータ１のメモリ手段５に記憶させた電子印鑑システムの改良である。 - 特許庁