「SHared memory」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

A hash table merge/link means 104 generates an integrated hash table and spreads a link relation over the plural areas of the shared memory area 150.例文帳に追加

ハッシュテーブル統合・リンク手段１０４は、統合ハッシュテーブルを生成し、共有メモリ領域１５０の複数領域にまたがるリンク関係を張る。 - 特許庁

Yes, FreeBSD supports System V-style IPC, including shared memory, messages and semaphores, in the GENERIC kernel. 例文帳に追加

セキュアレベルは、いずれより粒度の細かい機構にとって代わるだろうと考えている人々もいますが、その点についてはまだ不透明なままです。 - FreeBSD

is to implement threads: multiple threads of control in a program that run concurrently in a shared memory space. 例文帳に追加

の主要な使用法はスレッド (threads) を実装することである:一つのプログラムの中の複数のスレッドは共有されたメモリ空間で同時に実行される。 - JM

/proc/sys/kernel/shmmax This file can be used to query and set the run-time limit on the maximum (System V IPC) shared memory segment size that can be created. 例文帳に追加

/proc/sys/kernel/shmmaxこのファイルを通じて、(System V IPC) 共有メモリセグメントを作成するときの最大サイズの実行時上限 (run time limit) を取得または設定できる。 - JM

Maximum size in bytes for a shared memory segment: policy dependent (on Linux, this limit can be read and modified via /proc/sys/kernel/shmmax ). 例文帳に追加

共有メモリ・セグメントのバイト単位の大きさの上限: 方針依存(Linux では、この上限値は/proc/sys/kernel/shmmax経由で参照したり、変更したりできる)。 - JM

Each interlock command continues the operation of the robot when an interlock flag on a shared memory is off and sets the interlock flag to on.例文帳に追加

それぞれのインターロック命令は、共有メモリ上のインターロックフラグが「off」であるときにロボットの動作を続行させ、インターロックフラグを「on」に設定する。 - 特許庁

To provide for atomic update primitives in an asymmetric single-chip heterogeneous multiprocessor computer system having a shared memory with DMA transfers.例文帳に追加

ＤＭＡ転送との共有メモリを有する、非対称型単一チップ異種マルチプロセッサ・コンピュータ・システムに、アトミック更新のプリミティブを提供すること。 - 特許庁

The data processor includes a plurality of processing units for executing a lot of process by operating data processing for accessing data in a shared memory.例文帳に追加

データ処理装置が、共有メモリ内のデータをアクセスするデータ処理操作を行って多数の処理を実行する複数の処理ユニットを含む。 - 特許庁

A synchronized system and method for the coordinated reading and writing of data to and from the shared main memory by the processing units are provided.例文帳に追加

共用メイン・メモリからのデータの調整された読み出しと書き込みを処理ユニットによって行うための同期システムと方法とが提供される。 - 特許庁

In the case of conducting communication with a multiplexed wireless link placed between a wireless interface and an IP interface, each wireless link is provided with a memory, a frame from each link is read while being shared to the memory of each link, decoded sequentially into a PPP frame, and conversely each PPP frame is shared in the memory of each wireless link and transmitted to the wireless link.例文帳に追加

無線インタフェースとＩＰインタフェースの間に配置され、多重化された無線リンクを使用して通信を行う場合、各無線リンク毎に、メモリを備え、各リンクからのフレームをリンク毎のメモリに割り振りながら読み込んで、順に、ＰＰＰフレームにデコードし、逆に各ＰＰＰフレームを無線リンク毎のメモリに割り振りながら入力し、無線リンクに送出する。 - 特許庁

In the multiprocessor system 100, a memory manager 200 makes a processor 110 execute matching processing while ensuring the matching property between a data cache 116 and a shared memory 158 of the processor 110 on condition that the address of a read request from a processor 120 is contained in the range of addresses for which the matching property of the data cache 116 and the shared memory 158 is requested.例文帳に追加

マルチプロセッサシステム１００におけるメモリマネージャ２００は、プロセッサ１２０からのリード要求のアドレスが、プロセッサ１１０のデータキャッシュ１１６と共有メモリ１５８との整合性が要求されるアドレスの範囲に含まれることを条件に、データキャッシュ１１６と共有メモリ１５８との整合性を保つ整合処理をプロセッサ１１０に実行せしめる。 - 特許庁

In such a case, wiring connecting respective parts is shown as a shared memory path group 150, a path group 151 connecting the channel IF parts, the disk IF parts and the select logical parts and a path group 152 connecting the select logical parts and the cache memory parts.例文帳に追加

この時各部を結ぶ配線が、共有メモリパス群150、チャネルＩＦ部およびディスクＩＦ部とセレクト論理部を接続するパス群151、セレクト論理部とキャッシュメモリ部を結ぶパス郡152として示してある。 - 特許庁

Here, in the semiconductor memory device formed in an NAND structure connecting the memory cells in series, the gates of the read transistors are arranged in a staggered pattern, and the read word line and the write word line are shared.例文帳に追加

ここで、記憶セルを直列に接続し、ＮＡＮＤ構造とした半導体メモリ装置で、読み出しトランジスタのゲートを互い違いに配置し、読み出しワード線と書き込みワード線を共用する。 - 特許庁

The memory control device is provided with memory controllers 9a, 9b for mutually monitoring and controlling data flowing in a shared bus 7 in order to evade the interference of data in the bus 7.例文帳に追加

本発明は上記共有バス７でのデータの干渉を避けるために、上記共有バスに流れるデータを相互に監視制御する上記メモリコントローラ９ａ、９ｂを備えるようにしている。 - 特許庁

A parallel processing processor system 203 includes a plurality of processor elements (PE1 to PE3) each of which has a DSP 301, an instruction cache 302, and a local memory 303 for image, and a shared memory 304.例文帳に追加

並列処理プロセッサシステム２０３は、それぞれＤＳＰ３０１、命令キャッシュ３０２、画像用ローカルメモリ３０３を含む複数のプロセッサエレメント（ＰＥ１〜ＰＥ３）と、共有メモリ３０４とを備える。 - 特許庁

The peripheral circuit forming area 7 can be shared by being electrically connected to both the NOR-type flash memory formation area 2 and DINOR-type flash memory formation area 3.例文帳に追加

周辺回路形成領域７はＮＯＲ型フラッシュメモリ形成領域２及びＤＩＮＯＲ型フラッシュメモリ形成領域３双方に電気的に接続されることにより共有可能である。 - 特許庁

A shared data copying memory update control means assigns the memory areas rewritten by a read-side communication network interface on the basis of a value of the monotone increase variable read out through the communication network.例文帳に追加

共有データ複写メモリ更新制御手段は、通信網経由で読み出した単調増加変数の値に基づいて、読出し側通信網インタフェースが書き換えるメモリ領域の割当てを行う。 - 特許庁

Delay circuits and line buffers having various lengths are realized by adopting a line memory configuration having a link structure, and the plural signal processing parts in a signal processing integrated circuit share the shared line memory.例文帳に追加

リンク構造を持ったラインメモリ構成をとることで、様々な長さの遅延回路やラインバッファを実現し、信号処理集積回路内の複数の信号処理部で共用するラインメモリをシェアリングする。 - 特許庁

To more flexibly operate a multiprocessor system in various memory configurations even with a cell, which does not have an address resolution mechanism, with that cell as a component in a distributed shared memory type multiprocessor system.例文帳に追加

分散共有メモリ型のマルチプロセッサシステムにおいて、アドレス解決機構を有しないセルであってもそのセルを構成要素として種々のメモリ構成により柔軟にマルチプロセッサシステムを運用する。 - 特許庁

To provide a disk array control device considering characteristics of data stored in a cache memory and a shared memory and access characteristics to these memories and having high throughput and a short response time.例文帳に追加

キャッシュメモリ及び共有メモリに格納されるデータの特性及びこれらのメモリへのアクセス特性を考慮した、スループットが高く、かつ、応答時間の短いディスクアレイ制御装置を提供することにある。 - 特許庁

To securely perform a shift to a power saving/normal mode even when a memory to be turned off in a power saving mode is a shared memory in a multiprocessor/multicore system constituted of a main system and a subsystem.例文帳に追加

メインシステムとサブシステムとから構成されるマルチプロセッサ／マルチコアシステムにおいて、省電力モード時にオフされるメモリが共有メモリである場合にも、安全に省電力／通常モードに移行する。 - 特許庁

The common computing module includes a controller, a plurality of processing units, a plurality of local memories from which the processing units process programs, a direct memory access controller and a shared main memory.例文帳に追加

共通のコンピューティング・モジュールの中には、制御装置と、複数の処理ユニットと、処理ユニットがプログラムを処理する元となる複数のローカルメモリと、ダイレクト・メモリ・アクセスと、コントローラと、共用メイン・メモリとが含まれる。 - 特許庁

On the basis of the table, in a computer of a shared memory model having a plurality of CPUs, when executing programs arranged in the memory in parallel, an execution schedule of a parallelized loop is dynamically optimized.例文帳に追加

本表を基に、複数のＣＰＵを有する共有メモリモデルのコンピュータにおいて、メモリに配置されたプログラムを並列に実行するにあたって、並列化されたループの実行スケジュールを動的に最適化する。 - 特許庁

In a shared buffer memory 132, the initial value of a write address is set as the minimum address, and an address in which input image data to be inputted from an image memory are stored is updated to the maximum address direction.例文帳に追加

共有バッファメモリ１３２において、書き込みアドレスの初期値を最小番地に設定し、画像メモリから入力される入力画像データを格納するアドレスを最大番地方向に更新していく。 - 特許庁

Based on the memory access completion notification signal, the communication source master 101 issues a command issue permission signal to the communication destination master 102, and the communication destination master 102 generates and issues a command for accessing the shared memory 12.例文帳に追加

また、通信元マスタ101は、メモリアクセス完了通知信号を元に、コマンド発行許可信号を通信先マスタ102に通知し、通信先マスタ102は、共有メモリ12へのアクセスコマンドを生成し発行する。 - 特許庁

Disclosed is the control system in which one control device operates the program of the other control device through memory data by providing a memory region whose content is shared by communication in respective devices of the control system.例文帳に追加

制御システムの各装置で通信によって内容を共有化するメモリ領域を設け、メモリデータを介して一方の制御装置から他方の制御装置のプログラムを動作させることができるようにする。 - 特許庁

To provide a technology for reducing the number of ASIC pins mounted on a print controller even when a data bus of a volatile memory mounted on the print controller and a nonvolatile memory cannot be shared.例文帳に追加

プリントコントローラに搭載される揮発性メモリと不揮発性メモリのデータバスを共用できない場合でも、プリントコントローラに搭載されるＡＳＩＣのピン数を削減するための技術を提供する。 - 特許庁

When the used quantity of the shared memory 30 exceeds prescribed quantity, the supervisory process 40 judges the memory falls into congested state, and requests the notice of the emergency message to the emergency communication control process 50.例文帳に追加

共有メモリ３０の使用量が所定量を超えたとき、監視プロセス４０は輻輳状態に陥ったと判断し、緊急通信制御プロセス５０に緊急メッセージの通知を要求する。 - 特許庁

The multitask program not corresponding to the plurality of memory spaces is executed with the multitask program corresponding to the plurality of memory spaces by use of the shared symbol definition and the new intermediate file.例文帳に追加

そして、共有シンボル定義と新たな中間ファイルとを利用して複数のメモリ空間に対応していないマルチタスクプログラムを複数のメモリ空間に対応しているマルチタスクプログラムで実行する。 - 特許庁

The semiconductor device includes a plurality of memory cells MC storing data of two bits per one cell; and a first reference cell RC1 and a second reference cell RC2 shared by the plurality of memory cells MC.例文帳に追加

本発明は、１セルあたり２ビットのデータを記憶する複数のメモリセルＭＣと、複数のメモリセルＭＣにより共有される第１リファレンスセルＲＣ１及び第２リファレンスセルＲＣ２を備える。 - 特許庁

The semiconductor memory apparatus is provided with a main cell array 21 constituted of a plurality of memory cell arrays 21-1 to 21-4, an RD cell array 22 shared by these memory cell arrays, a compensating capacitor Cbadd, and switching circuits 24-1 to 24-4.例文帳に追加

半導体記憶装置は、複数のメモリセルアレイ２１−１〜２１−４で構成されたメインセルアレイ２１、これらのメモリセルアレイで共用されるＲＤセルアレイ２２、補正容量Ｃｂａｄｄ及び切替回路２４−１〜２４−４を備えている。 - 特許庁

A storage system comprises a plurality of kinds of packages, such as channel adapters 20, cache switches 30, disk adapters 40, basic memory board parts 50, a shared memory 52, cache memories 55, 62, memory board extensions 60, and disk drives 210, 220.例文帳に追加

記憶装置システムは、各チャネルアダプタ２０、各キャッシュスイッチ３０、各ディスクアダプタ４０、各メモリボード基本部５０、共有メモリ５２、キャッシュメモリ５５，６２、各メモリボード増設部６０、各ディスクドライブ２１０，２２０のように、複数種類のパッケージから構成される。 - 特許庁

The exchange software 12, moreover, outputs a memory image having a program developed in the main storage memory of the exchange 11 at its software fault time, a control table and buffer and the like as they are to the shared memory 13 as the fault information 131.例文帳に追加

交換ソフトウェア１２は、また、そのソフトウェア障害時に、交換機１１の主記憶メモリに展開されていたプログラム、制御テーブル及びバッファ類からなるメモリイメージをそのまま共有メモリ１３に障害情報１３１として出力する。 - 特許庁

A configuration-level global variable memory 3A sharable by each resource 1, 2 is provided on a resource-to-resource system bus 4, a configuration-unique variable name is assigned to this memory, and the size of configuration level-global variable shared memory treated by each resource is varied.例文帳に追加

リソース間システムバス４上に、各リソース１，２で共有できるコンフィグレーションレベル・グローバル変数用メモリ３Ａを設け、このメモリにはコンフィグレーションでユニークな変数名を付け、各リソースで扱うコンフィグレーションレベル・グローバル変数用共有メモリのサイズを変える。 - 特許庁

A shared symbol which is preliminarily input by an input means is extracted from an intermediate file of the multitask program not corresponding to the plurality of memory spaces (ST102), a shared symbol definition is created from the extracted shared symbol for each intermediate file (ST103), and the shared symbol definition created for each intermediate file is assigned to a new intermediate file (ST104).例文帳に追加

複数のメモリ空間に対応していないマルチタスクプログラムの中間ファイルから予め前記入力手段により入力された共有シンボルを抽出し（ＳＴ１０２）、この抽出した共有シンボルから共有シンボル定義を中間ファイル毎に作成し（ＳＴ１０３）、この中間ファイル毎に作成した共有シンボル定義を新たな中間ファイルに割り当て（ＳＴ１０４）る。 - 特許庁

A shared global address bus allows memory blocks to broadcast address information to each other, and allows unused address inputs to be reused for broadcasting information such as block selection information or shared column information.例文帳に追加

共通グローバルアドレスバスにより、メモリブロックがアドレス情報を互いに送信することができ、使用されないアドレス入力を、ブロック選択情報又は共通の列情報等の情報を送信するために再び用いることができる。 - 特許庁

The information processing system 90 is configured to transfer data between the information processor 1 and the information processor 2 through a shared memory 31 arranged at the shared part 3 between the information processor 1 and the information processor 2.例文帳に追加

情報処理システム９０では、情報処理装置１及び情報処理装置２の間の共有部３に設けられる共有メモリ３１を介して、情報処理装置１と報処理装置２の間のデータ転送を行っている。 - 特許庁

The control system configuration management system has a shared storage 6 for holding configuration data describing the allocation information of the physical memory in the control device Dev.A, and a plurality of kinds of tools Tool.A-E accessing the shared storage to read/write the configuration data.例文帳に追加

制御デバイスＤｅｖ．Ａの物理メモリの割付情報を記述した設定データを保持するための共有ストレージ６と、その共有ストレージにアクセスし、設定データを読み書きする複数種のツールＴｏｏｌ．Ａ〜Ｅと、を備える。 - 特許庁

The I/O control system includes an IOP partition containing an I/O processor cell executing a control program, and a plurality of standard partitions, each including a cell for executing a control program, which is coupled, via shared memory, to the I/O processor cell.例文帳に追加

Ｉ／Ｏ制御システムは、制御プログラムを実行するＩ／Ｏプロセッサセルを含むＩＯＰパーティションと、複数の標準パーティションとを備える。 - 特許庁

When the real page 21 is being accessed, a temporary page use right obtaining section 11 obtains the temporary page 22 from the shared memory 20 and writes data from a host computer 1.例文帳に追加

仮ページ使用権獲得部１１は、本ページ２１がアクセス中の場合、共有メモリ２０から仮ページ２２を獲得して、ホストコンピュータ１からのデータを書き込む。 - 特許庁

Therefore, the gripper body 2 is drivingly controlled upon the fact that the robot body control section 3 writes the command and the START signal in the shared memory 42.例文帳に追加

したがって、ロボット本体制御部３がコマンドおよびＳＴＡＲＴ信号を共有メモリ４２に書き込むことでグリッパ本体２を駆動制御することができる。 - 特許庁

Service provider agent-based file systems are assigned onto a single memory area, and a single information storage medium is shared by a plurality of agents.例文帳に追加

単一のメモリ領域上にサービス提供元事業者毎のファイル・システムを割り当て、単一の情報記憶媒体を複数の事業者で共有する。 - 特許庁

The link circuit (100) comprises a second memory (312) which is used for intermediate storage and is shared by the first and second processing blocks (306, 308).例文帳に追加

リンク回路（１００）は、中間記憶のために用いられ、第１及び第２処理ブロック（３０６，３０８）により共有される第２メモリ（３１２）を有する。 - 特許庁

Besides, by writing the ID of the processor in the state of operation abnormality in a shared memory, it is reported to the other processor which processor is in the operation abnormality state.例文帳に追加

また動作異常状態のプロセッサのＩＤを共有メモリに書き込むことで、どのプロセッサが動作異常状態にあるかを他のプロセッサに伝える。 - 特許庁

On the other hand, a data terminal 42 for connection to the outside of a chip, an address terminal 40, and a control terminal 41 are shared between memory arrays 10 and 20.例文帳に追加

一方、チップ外部との接続をするデータ端子４２、アドレス端子４０及び制御端子４１は各メモリアレイ１０、２０間で共有される。 - 特許庁