「SHared memory」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

The IC card 11 is provided with a descendant key generation means 111 which stores the master key 110, shared with a terminal 12 in a non-volatile memory and generates a descendant key, used for the session from the master key 110.例文帳に追加

ＩＣカード１１は、ターミナル１２と共有するマスター鍵１１０を不揮発性メモリに記憶し、セッションで利用する派生鍵をマスター鍵１１０から生成する派生鍵生成手段１１１を備えている。 - 特許庁

In a case where the printing shared by the slave unit is completed, the master unit erases the stored image regardless of whether printing due to the master unit is completed or not, thereby effectively utilizing memory resources at the side of slave units.例文帳に追加

親機は、子機にてその印刷分担分が印刷完了した場合に、記憶した画像を親機の印刷完了に関わらず消去することによって、子機側のメモリ資源の有効活用が可能となる。 - 特許庁

When mounting the UIM card 10 on the cellular phone 20 for using the telephone set, a memory is checked, and usage history data in the telephone set telephone book data related to the shared telephone number is updated by the card telephone book data 13.例文帳に追加

電話使用のため、ＵＩＭカードを携帯電話に装着すると、メモリチェックが行われ、電話機電話帳データが共通の電話番号に関してカード電話帳データによって使用履歴データの更新が行われる。 - 特許庁

Specifically, the shared source line S1 extends to parallel a selection gate line CGL1 and a memory gate line MGL1 instead of being arranged to parallel a bit line D1 and a bit line D8.例文帳に追加

具体的に、共通するソース線Ｓ１は、ビット線Ｄ１やビット線Ｄ８と並行するように配置されているのではなく、選択ゲート線ＣＧＬ１やメモリゲート線ＭＧＬ１と並行するように延在している。 - 特許庁

To provide an information processor in which a plurality of OSs are operated, and which is capable of calling a program provided by the OS operated by a program provided inside a shared memory from the program.例文帳に追加

複数のＯＳが動作する情報処理装置にあって、共有メモリ内にあるプログラムからそのプログラムが動作しているＯＳが提供するプログラムを呼び出せるようにした情報処理装置を提供する。 - 特許庁

When the interruption is in the permitted state as the result, the illicit access detection part 29 determines that the access is made to the shared memory as the external interruption is in the permitted state, and determines this access as an illicit access.例文帳に追加

その結果、外部割り込みが許可状態の場合、不正アクセス検出部２９は、外部割り込みを許可状態のまま共有メモリへのアクセスを行ったものと判断して、そのアクセスを不正アクセスと判定する。 - 特許庁

When the translation sentence information having the calculated translated sentence similarity larger than a prescribed threshold value exists, the translation support device copies the original sentence information, the translation sentence information and the accompanying information whose input is received to the shared memory.例文帳に追加

算出された訳文類似度が所定の閾値より大きい翻訳文情報が存在する場合、入力を受け付けた原文情報、翻訳文情報及び付随情報を共有メモリへ複写する。 - 特許庁

When the robot body control section 3 writes a command and a START signal in the shared memory 42, the gripper control section 4 drivingly controls a gripper body 2 based on the command, thereby executing an operation corresponding to the command.例文帳に追加

そして、ロボット本体制御部３がコマンドおよびＳＴＡＲＴ信号を共有メモリ４２に書き込むと、当該コマンドに基づきグリッパ制御部４がグリッパ本体２を駆動制御して当該コマンドに応じた動作が実行される。 - 特許庁

To attain the continuation of a service by preventing the interruption of communication processing by making the most accurate response according to an error situation at the time of performing access to a duplexed shared memory means.例文帳に追加

２重化された共有メモリ手段へのアクセス時のエラー状況に応じて、最も的確な応答することによって通信処理の中断を極力回避し、サービスの継続を可能とするメモリ２重化装置を提供する。 - 特許庁

When data need to be sent from a peripheral to a client, they are forwarded from a PCI bridge to the SCSI emulator and routed via a demultiplexer to the shared memory wherein they are retrieved by the appropriate client.例文帳に追加

周辺機器からクライアントにデータを送信する必要がある場合、それはＰＣＩブリッジからＳＣＳＩエミュレータへ転送され、非マルチプレクサを介して適切なクライアントによって検索がなされる共有メモリに転送される。 - 特許庁

When requests are simultaneously issued to the same address of the shared memory from a plurality of issue sources, the registration means registers control information for specifying the issue sources having issued the requests into the storage means.例文帳に追加

登録手段は、複数の発行元から共有メモリの同一アドレスに対して同時にリクエストが発行された場合に、該リクエストを発行した発行元を特定する制御情報を記憶手段に登録する。 - 特許庁

To provide a controller device or the like for improving usability by exactly eliminating a synchronization error that affects a product function about a line synchronization error resulting from the contention of a shared memory between a plurality of LSIs.例文帳に追加

複数ＬＳＩ間でなされる共有メモリの競合に起因したライン同期エラーに対して、製品機能に影響を及ぼす同期エラーを適確に解消し、ユーザビリティの向上を図るコントローラ装置等を提供する。 - 特許庁

The selecting circuit 12 comprises gate circuits G0-G3 transmitting program signals FX, FY from the shared program circuit to the memory circuits M0-M3, and a gate selector 20 activating one out of the gate circuits G0-G3.例文帳に追加

選択回路１２は、共有プログラム回路からのプログラム信号ＦＸ，ＦＹをメモリ回路Ｍ０〜Ｍ３に伝達するゲート回路Ｇ０〜Ｇ３と、ゲート回路Ｇ０〜Ｇ３のうち１つを活性化するゲートセレクタ２０とを含む。 - 特許庁

METHOD, PROGRAM, AND SYSTEM FOR COMMUNICATING BETWEEN FIRST HOST SYSTEM AND SECOND HOST SYSTEM IN DATA PROCESSING SYSTEM (SYSTEM AND METHOD FOR COMMUNICATION BETWEEN HOST SYSTEMS USING TRANSACTION PROTOCOL AND SHARED MEMORY)例文帳に追加

データ処理システム内で第１のホスト・システムと第２のホスト・システムとの間で通信するための方法、プログラム、およびシステム（トランザクション・プロトコルおよび共用メモリを使用するホスト・システム間の通信のためのシステムおよび方法） - 特許庁

When the designated address is below the lower limit address or beyond the upper limit address, the address comparison part 135 validates a second path for accessing the shared memory 200 without through the cache 121.例文帳に追加

指定されたアドレスが、下限アドレス未満である場合、又は前記上限アドレスよりも大きい場合、アドレス比較部１３５は、キャッシュ１２１を介さずに共有メモリ２００にアクセスする第２の経路を有効にする。 - 特許庁

This method provides the allocation releasing by applying the existing technology designed to use a new multiprocessor integrated circuit having an on-chip shared memory, with the single-processor integrated circuit technology.例文帳に追加

この方法は、オンチップ共用メモリを備えた新しいマルチプロセッサ集積回路を、シングル・プロセッサ集積回路技術と共に使用するように設計された既存の技術を使用して割振り解除することができるようにする。 - 特許庁

The write buffer control unit 13 determines data to be transferred to a shared memory 20 based on the state of a byte mask output to be output from the write buffer 12, and controls a register update control signal.例文帳に追加

書き込みバッファ制御ユニット１３は、書き込みバッファ１２から出力されるバイトマスク出力の状態をもとに、どのデータを共有メモリ２０に転送するかを判断し、レジスタ更新制御信号を制御する。 - 特許庁

When the failure occurs in the shared memory, the failure is correlated with all the processors affected by the failure, whereby all the processors affected by the failure can be surely inactivated.例文帳に追加

本発明は、共用メモリに障害が発生すると、その障害を影響を受けたすべてのプロセッサに関連づけ、それによって、影響を受けたすべてのプロセッサを非活動化することができるように保証する。 - 特許庁

A server device 100 transfers only a control data part in a command received from a client CL at the time of transferring the command to another server device 100, and exchange a user data part through a shared memory 200.例文帳に追加

サーバ装置１００は、クライアントＣＬから受信したコマンドを他のサーバ装置１００に転送する場合には、コマンド中の制御データ部分のみを転送して、ユーザデータ部分は、共有メモリ２００を介してやり取りする。 - 特許庁

A retry for confirming that the area to be accessed of a shared memory 102 to be accessed through a system bus 103 is exclusively released, is repeated with a value calculated by a retry interval calculating means 11.例文帳に追加

システムバス１０３を介してアクセスしようとしている共有メモリ１０２のアクセス対象領域が排他解放されるのを確認するリトライを、リトライ間隔計算手段１１１で算出された値で繰り返す。 - 特許庁

The start address of a shared memory is stored in a link address storage place at the tail of a line transmission queue, and transmission cell data are fetched out from the head of the line transmission queue and are forwarded.例文帳に追加

そして、回線送信待ち行列の最後尾にあるリンクアドレス格納場所に、共有メモリの先頭アドレスを格納し、回線送信待ち行列の先頭から送信セルデータを取り出して転送を実行する。 - 特許庁

A programmer inserts an AFFINITY instruction row for instructing the important loop (for example, a loop which it takes long to operate) which makes a great contribution to the parallelization in the case of creating a parallel program 2 for a shared memory as a specified loop.例文帳に追加

プログラマは、共有メモリ向け並列プログラム２の作成時に、並列化への寄与が大きい重要ループ（例えば、演算時間が長いループ等）を、特定ループとして指示するAFFINITY指示行を挿入しておく。 - 特許庁

To provide an inter-processor communication device, an inter-processor communication method, a program, and a recording medium that reduce communication overhead generated by communication processing using shared memory between processor nodes to enable high-speed communications.例文帳に追加

各プロセッサノード間での共有メモリを用いた通信処理で発生する通信オーバーヘッドを低減し、高速通信が可能なプロセッサ間通信装置、プロセッサ間通信方法、プログラムおよび記録媒体を提供すること。 - 特許庁

The shared nonvolatile memory is used together with a transmission protocol defined so as to provided an independent communication path usable both for transmission of node activity information and other more general data transfer.例文帳に追加

共用不揮発性メモリは、ノード活性情報の伝送用にもその他のより一般的なデータ転送用にも使用可能な独立した通信経路を提供するように定義された伝送プロトコルと共に利用される。 - 特許庁

METHOD, PROGRAM AND SYSTEM FOR PERFORMING COMMUNICATION BETWEEN FIRST AND SECOND HOST SYSTEMS IN DATA PROCESSING SYSTEM (SYSTEM AND METHOD FOR COMMUNICATION BETWEEN HOST SYSTEMS USING SOCKET CONNECTION AND SHARED MEMORY)例文帳に追加

データ処理システム内で第１のホスト・システムと第２のホスト・システムとの間で通信するための方法、プログラム、およびシステム（ソケット接続および共用メモリを使用するホスト・システム間の通信のためのシステムおよび方法） - 特許庁

In this mixed reality information generation method, a configuration related to position attitude measurement peculiar to mixed reality and an application 70 are separated such that they independently operate, and transfer of data between them uses a shared memory 60 or interprocess communication.例文帳に追加

複合現実感に特有の位置姿勢計測に係る構成とアプリケーション７０を分離して共に独立に動作するように構成し、その間のデータの受け渡しは共有メモリ６０やプロセス間通信を利用する。 - 特許庁

To use various memories connected to each internal bus while each CPU accesses a shared memory in a multi-CPU system, and to eliminate the need for each CPU itself to perform bus arbitration.例文帳に追加

マルチＣＰＵシステムにおいて、各ＣＰＵが、共有メモリにアクセス中でも、それぞれの内部バスに接続されている各種メモリの使用を可能として、また、各ＣＰＵ自体はバス調停を行う必要性をなくす。 - 特許庁

A method for solving the address competition and access priority ordering to resources in a shared memory system comprises the dynamic generation of a list where requests to the individual resources to be contested are put in correct order.例文帳に追加

共用メモリ・システム内のアドレス競合および資源へのアクセスの優先順位付けを解決するための方法は、争奪される各資源に対する要求の順序付けられたリストを動的に作成することを含む。 - 特許庁

To provide a method and a system, set to execute a software using data stored in a main memory, and for efficiently using a shared resource in a multiprocessor system including multiple processing cores.例文帳に追加

メインメモリに記憶されるデータを使用するソフトウェアを実行するように設定された、多重のプロセシングコアを含むマルチプロセッサシステムにおける共用資源の効率的使用のための方法及びシステムを提供する。 - 特許庁

To efficiently utilize a storage device when simultaneously using a plurality of memory shared resources among plural applications and further plural image forming device in an image forming device having a combined function.例文帳に追加

複合機能を有する画像形成装置において、複数のメモリ共有資源を複数のアプリケーションで、さらに複数の画像形成装置間で同時に使用する場合に、記憶装置の効率的な利用を可能にすること。 - 特許庁

When an access source object requests the loading of the deleted object, a program execution control part 50 loads the shared object to a main memory and dynamically couples the loaded object to the access source object to use it.例文帳に追加

プログラム実行制御部５０は、呼び出し元オブジェクトが、上記削除されたオブジェクトのロードを要求したとき、共用先のオブジェクトをメインメモリにロードし、呼び出し元のオブジェクトに動的に結合させて使用させる。 - 特許庁

To allow a CPU to continue a normal processing operation even when an error response signal generated in such a manner that the CPU of a processor card accesses a shared memory card whose initialization is not finished is returned to the processor card.例文帳に追加

プロセッサカードのＣＰＵが初期化の未終了の共有メモリカードにアクセスすることによって生成されたエラー応答信号が、プロセッサカードに返送された場合でもＣＰＵが正常処理動作を継続する。 - 特許庁

The data channel is a channel for transmitting/receiving the data comprising a plurality of packets, while the LANI/F is allowed to write a maximum credit number (MAX Cred) of the packets into an SRAM as the shared memory when the channel opens.例文帳に追加

データチャネルは、複数パケットからなるデータを送受信するためのチャネルであり、ＬＡＮＩ／Ｆは、チャネルオープン時に、最大クレジット数（MAX_Cred）分のパケットを共有メモリとしてのＳＲＡＭに書き込むことを許可される。 - 特許庁

In a system in which a single memory area 21 is shared by plural processing components, a means for detecting what processing component destructs the memory area 21 by stopping the system at a moment when unauthorized overwriting is generated, when an operation becomes illicit because the memory area 21 in use by a certain processing component is overwritten illicitly and destructed by another processing component is provided.例文帳に追加

単一のメモリ領域２１を複数の処理コンポーネントが共有するようなシステムにおいて、ある処理コンポーネントが使用中のメモリ領域２１を別の処理コンポーネントが不正に上書きし破壊して動作不正になった場合に、不正な上書きが発生した瞬間にシステムを停止させて、どの処理コンポーネントがメモリ領域２１を破壊したかを検出するための手段を有する。 - 特許庁

A network system comprises: a communication portion for exchanges of data with other control apparatuses; a link memory 15 for storing data shared through the network; an indirect reference table 16 for storing logical names and pointers used to access data stored in the link memory; and a database 17 of variables in which logical names are associated with memory addresses in the indirect reference table storing the pointers of the logical names.例文帳に追加

他の制御装置との間でデータ交換をする通信部と、ネットワークを介して共有するデータを格納するリンクメモリ１５と、論理名とリンクメモリに格納されたデータをアクセスするためのポインタを格納する間接参照テーブル１６と、論理名と、その論理名についてのポインタが格納された間接参照テーブル内のメモリアドレスを対応付けた変数データベース１７とを有する。 - 特許庁

A disk array controller 10 is equipped with host directors 161 and 162 which are provided respectively one in each of hosts 121 and 122, and conduct I/O processing in disk drives 141 and 142 by controlling I/O requests from the hosts 121 and 122 and with a shared memory 18 which is shared by the host directors 161 and 162, and comprises a disk cache.例文帳に追加

ディスクアレイ制御装置１０は、ホスト１２１，１２２に一つずつ設けられるとともにホスト１２１，１２２からのＩ／Ｏ要求を制御してディスクドライブ１４１，１４２とのＩ／Ｏ処理を実行するホストディレクタ１６１，１６２と、ホストディレクタ１６１，１６２に共用されるとともにディスクキャッシュを構成する共用メモリ１８とを備えたものである。 - 特許庁

To provide a signal processor capable of reducing unnecessary access waiting time without requiring great reform of architecture or increase in a circuit scale or in a memory cell area for improving signal processing performance when a work memory is shared in the signal processor.例文帳に追加

本発明は、信号処理装置におけるワークメモリの共用に際して、アーキテクチャの大幅な見直しや回路規模或いはメモリセル面積の増大等を招くことなく、不要なアクセス待機時間を低減し、信号処理のパフォーマンスを向上することが可能な信号処理装置を提供することを目的とする。 - 特許庁

Host-to-host processing synchronous means 111, 121 record, on a shard memory 2, information indicating that the program run by the hosts 11, 12 working in conjunction with each other has requested the host-to-host processing synchronization, and determine and recognize establishment of the host-to-host processing synchronization by referring to the shared memory 2.例文帳に追加

ホスト間処理同期手段１１１／１２１は、各ホスト１１および１２で動作するホスト間で連携して動作するプログラムからホスト間処理同期要求が行われた際にその旨を示す情報を共有メモリ２に記録し、共有メモリ２を参照してホスト間処理同期成立の判断・認識を行う。 - 特許庁

A semiconductor memory element performing dependent bank operation is provided with a plurality of banks 130<n> comprising memory cells, and a plurality of address latch circuits 170<n/2> which is shared by two banks being adjacent respectively out of a plurality of banks, receiving a global address signal, and latching a local address signal of a selected bank.例文帳に追加

従属バンク動作を行う半導体メモリ素子において、メモリセルでなる複数のバンク１３０＜ｎ＞と、前記複数のバンク中、それぞれの隣接した２個のバンクにより共有され、グローバルアドレス信号を受信して選択されたバンクのローカルアドレス信号をラッチする複数のアドレスラッチ回路１７０＜ｎ／２＞とを備える。 - 特許庁

This DMA transfer device 13 for performing DMA transfer between a local memory 16 of each processor and a global memory 15 shared by each processor is configured to issue DMA transfer end notification to a notification destination specified by referring to a table 14 for managing the notification destination of DMA transfer end.例文帳に追加

各プロセッサが有するローカルメモリ１６と各プロセッサが共有するグロールメモリ１５との間のＤＭＡ転送を行うＤＭＡ転送装置１３であって、ＤＭＡ転送終了の通知先を管理するテーブル１４を参照して特定した通知先に対してＤＭＡ転送終了通知を発行する。 - 特許庁

A three-dimensional bus is formed by arraying devices, composed of memory units, etc., and bus controllers, symmetrically in stages at 90° on both the surfaces of a mother board which is mounted with a common cache memory unit 2 of tens of GB inside and arranged in the center, and the memories are shared and made accessible.例文帳に追加

内部に数十GBの共有キャッシュ・メモリーユニット２を搭載し、中央に配設されたマザーボードの両面に、９０度の角度をもって、メモリーユニット等のユニットとバスコントローラーとから成るデバイスを複数多段に対称的に配列することにより立体バスを形成し、複数のメモリーを共有化してアクセス可能とする。 - 特許庁

The information processor 200 reads the reading data from a main storage part through a main storage control part 202 and a shared memory communication control part 204 by the main storage reading request, and outputs the data read reading data to an information processor 100.例文帳に追加

情報処理装置２００では、主記憶読み出し要求により、主記憶部２０３から主記憶制御部２０２共有メモリ通信制御部２０４、を通じて読み出しデータを読み出し情報処理装置１００へ出力する。 - 特許庁

When a registration processing part 24 acquires a webpage on the Internet to be shared among a plurality of devices, the URL and update time of the webpage are registered in a Web update management table 36, and actual data are registered in a cache memory 40.例文帳に追加

登録処理部２４に、複数の装置で共有するインターネット上のウェブページを取得した際に、ウェブ更新管理テーブル３６にウェブページのＵＲＬと更新時刻を登録すると共に実データをキャッシュメモリ４０に登録する。 - 特許庁

This memory control IC 10 judges to which of the ROM 30 and RAM 40 an access is made on the basis of a system address received from a CPU 30, generates the address to access and outputs it to the shared address bus 50.例文帳に追加

メモリ制御用ＩＣ１０は、ＣＰＵ２０から受け付けるシステムアドレスに基づいて、ＲＯＭ３０およびＲＡＭ４０のいずれにアクセスするかを判断し、アクセスすべきアドレスを生成して共通アドレスバス５０に出力する。 - 特許庁

A column decode circuit and a sense amplifier control circuit 140 for controlling the activation of a sense amplifier are arranged on center cross circuit band CCCB#2 on the side face of a sense amplifier band SAB#2 shared by the memory cell arrays MA#1 and MA#2.例文帳に追加

メモリセルアレイＭＡ♯１，ＭＡ♯２に共有されるセンスアンプ帯ＳＡＢ♯２の側方のセンタークロス回路帯ＣＣＣＢ♯２には列デコード回路およびセンスアンプの活性化の制御を行なうセンスアンプ制御回路１４０を配置する。 - 特許庁