「TLb」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The selected TLB compares an input virtual address with a stored virtual address, and when both the virtual addresses coincide with each other, outputs its corresponding physical address.例文帳に追加

選択されたＴＬＢにおいては、入力仮想アドレスと格納された仮想アドレスとを比較し、一致したとき対応する物理アドレスを出力する。 - 特許庁

A result of the conversion is registered in the TLB and the request process for the main memory is restarted while the information processing system is waiting for the arrival of the main memory key being requested.例文帳に追加

要求された主記憶キーの到着を待っている間に、変換結果がＴＬＢに登録され、主記憶アクセス要求の処理が再開される。 - 特許庁

An information processing system executes a request process for a main memory key following an address conversion process by DAT if a TLB miss is caused by an access request for the main memory.例文帳に追加

主記憶アクセス要求に対してＴＬＢミスが発生すると、ＤＡＴによるアドレス変換処理に続いて、主記憶キー要求処理が行われる。 - 特許庁

The invention includes a page fault handler to create page table entries and TLB entries in response to a page fault, to determine if the page fault results from stack access, to create a superpage table entry if the page fault results from stack access, and to create a TLB entry for the superpage.例文帳に追加

ページ不良に応じてページテーブルエントリとＴＬＢエントリとを作成し、ページ不良がスタックアクセスから生じたものであるか否かを判断し、ページ不良がスタックアクセスにより生じたものである場合に、スーパページテーブルエントリを作成し、前記スーパページ用のＴＬＢエントリを作成するページ不良ハンドラを含む。 - 特許庁

The MMU 303 outputs an offset part of the MMU address 312 as it is, executes the conversion by using an entry held by TLB in a CAM 316, selects an address bit outputted by using an output address exchanger 317 controlled by the CAM 316, and outputs the MMU address 312 after being converted into a physical address 313.例文帳に追加

また、MMU３０３は、MMUアドレス３１２のオフセット部分をそのまま出力したり、CAM３１６においてTLBが保持するエントリを用いた変換を行ったり、CAM３１６に制御された出力アドレス交換器３１７を用いて出力するアドレスビットを選択したりして、MMUアドレス３１２を物理アドレス３１３に変換し出力する。 - 特許庁

A line period tLa in a color mode longer than a line period tLb in a monochromatic mode is divided into three time range consisting of a 1st read period tLa1, a 2nd read period tLa2, and a 3rd read period tLa3 and the 1st read period tLa1 is selected to be equal to the line period tLb in the monochromatic mode.例文帳に追加

モノクロモード時のライン周期ｔＬｂよりも長いカラーモード時のライン周期ｔＬａを、第１の読取周期ｔＬａ１、第２の読取周期ｔＬａ２、第３の読取周期ｔＬａ３の３つの時間範囲に分割し、第１の読取周期ｔＬａ１をモノクロモード時のライン周期ｔＬｂに等しくした。 - 特許庁

A coherent I/O cache has a cache or a TLB (translation look aside buffer), and it can be shared by a plurality of ropes, each potentially belonging to a different partition.例文帳に追加

キャッシュまたはＴＬＢを有するコヒーレントＩ／Ｏキャッシュは、それぞれが異なるパーティションに潜在的に属する複数のロープで共有することが可能である。 - 特許庁

To reduce flush of a TLB (Translation Lookaside Buffer) and another pipeline to be the cause of generating overhead in a context switch in a virtual machine (VM) environment or another environment.例文帳に追加

仮想マシン（ＶＭ）環境又は他の環境におけるコンテクストの切り替えにおいて、オーバヘッドを引き起こす原因となるＴＬＢ及び他のパイプラインのフラッシュを減少させる。 - 特許庁

Instruction TLB stores a table including an address conversion rule and one or above entries having ciphered attribute information in ranges designated by the virtual addresses.例文帳に追加

命令ＴＬＢは、アドレス変換規則と、各々が仮想アドレスで指定された範囲の暗号化属性情報を有する１以上のエントリとを含むテーブルを格納する。 - 特許庁

If carry-up or carry-down has occurred, the process is transferred to an address calculation exception processing routine, and if not occurred, TLB registration is performed for the address after address calculation.例文帳に追加

桁下がりまたは桁上がりが発生していれば、アドレス計算例外処理ルーチンに移行し、発生していなければ、アドレス計算後のアドレスについてＴＬＢ登録を行う。 - 特許庁

To automatically stop an engine in accordance with an attitude of a seat even in a working machine such as TLB changeable between a front-directed attitude and a back-directed attitude.例文帳に追加

シートが前向き姿勢と後向き姿勢とに姿勢変更可能とされたＴＬＢ等の作業機でも、シートの姿勢に応じて、エンジンを自動停止できるようにする。 - 特許庁

When the individual patch is registered in a kernel file read by a kernel reading means 5, a virtual address of the individual patch is registered in a TLB re-reading page table 2 by an application name to request application of the individual patch and the contents of a TLB 6 are rewritten so as to point virtual addresses of all individual patches to be registered by the application name.例文帳に追加

カーネル読み込み手段５により読み込まれたカーネルファイルに個別パッチが登録されている場合は、ＴＬＢ読み替えページテーブル２において、この個別パッチの適用を要求するアプリケーション名で個別パッチの仮想アドレスが登録され、このアプリケーション名で登録される全ての個別パッチの仮想アドレスを指すようにＴＬＢ６の内容を書き替える。 - 特許庁

To share a buffer for address conversion (TLB: Translation Lookaside Buffer) among a plurality of threads without generating unnecessary multi-hit in an information processor which operates by a multithread system.例文帳に追加

マルチスレッド方式で動作する情報処理装置において、不要なマルチヒットを発生させることなく、アドレス変換用バッファ（ＴＬＢ：Translation Lookaside Buffer）を複数のスレッド間で共有できるようにする。 - 特許庁

When a TLB comparison part 20 determines a TLB error in a logical address of a page to be accessed by a program, and an EAB comparison part 21 determines that the logical address does not exist in an EAB 17 in which already accessed logical addresses are included, a delay control part 22 delays timing of reading a correspondence entry from a page table 25 by predetermined time.例文帳に追加

ＴＬＢ比較部２０が、プログラムによるアクセス対象となるページの論理アドレスにおいてＴＬＢミスが発生したと判定し、且つ、ＥＡＢ比較部２１が、当該論理アドレスが、既にアクセス対象となった論理アドレスが含まれるＥＡＢ１７に存在しないと判定したとき、遅延制御部２２が、ページテーブル２５から対応エントリを読み出すタイミングを所定時間遅延させる。 - 特許庁

To provide a symmetric multiprocessor data processing system (SMP) that implements a TLBI protocol, which enables multiple TLBI operations (for making a conversion index buffer TLB disabled) from multiple processors within a partition to complete concurrently.例文帳に追加

パーティション内の複数のプロセッサからの複数のＴＬＢＩオペレーションのコンカレントな完了を可能にするＴＬＢＩプロトコルを具体化する、対称マルチプロセッサ・データ処理システム（ＳＭＰ）を提供する。 - 特許庁

When the TLBI is received and an entry of a master processor in the TLB is disabled, a processor starts the TLBI protocol and it leads TLBI handling similar to a local barrier instruction.例文帳に追加

ＴＬＢＩが受け取られてマスタ・プロセッサのＴＬＢ内のエントリが無効化されるとき、プロセッサは、ＴＬＢＩプロトコルを起動して、それがローカル・バリア・インストラクションに類似したＴＬＢＩのハンドリングをもたらす。 - 特許庁

Also, a defect frequency monitoring mechanism connected to the TLB is provided with a function for comparing the defect frequency with the defect threshold, and when the defect frequency exceeds the defect threshold, issuing a signal to stop the process.例文帳に追加

また、ＴＬＢに接続される障害回数監視機構は、これら２つを比較し障害回数が障害閾値を超えている場合には、当該プロセスを停止させる信号を発行する機能を有する。 - 特許庁

A page table 210 on a main storage 200 contains the correspondence between guest virtual addresses and host actual addresses and a TLB (address conversion buffer memory) 130 on a processor 100 holds the mentioned correspondence obtained by previous address conversion.例文帳に追加

主記憶２００上のページテーブル２１０はゲスト仮想アドレスとホスト実アドレスの対応を格納し、プロセッサ１００上のＴＬＢ１３０は以前のアドレス変換で得た上記対応を保持する。 - 特許庁

The TLB 46 includes an effective field 48, a region preservation validation(rpV) field 50, a virtual region number field 52, a virtual page number field 54, a region identifier field 56, a protection/access property field 58, and a physical page number field 60.例文帳に追加

本発明による変換参照バッファ（ＴＬＢ）は、有効フィールド、領域予備有効化フィールド、仮想領域番号フィールド、仮想ページ番号フィールド、領域識別子フィールド、物理ページ番号フィールドを有するエントリを含む。 - 特許庁

To provide an address translation device, and a memory access method allowing high speed access to a particular storage even when there is a plurality of storages accessed on the basis of physical addresses translated by using a TLB circuit.例文帳に追加

ＴＬＢ回路を用いて変換した物理アドレスに基づいてアクセスする記憶装置が複数ある場合でも、特定の記憶装置に対して高速にアクセスすることのできるアドレス変換装置、及びメモリアクセス方法を提供する。 - 特許庁

The types of the CPUs are detected, and if they are not mutually the same, data specific to the CPUs such as TLB (Translation Look-aside Buffer) data are stored to a storage in the old-type CPU format at the time of task dispatch; and when the data are read out, they are again converted to load to a register.例文帳に追加

ＣＰＵのタイプを検出して、同一でないとタスクディスパッチ時にＴＬＢデータなどＣＰＵ固有のデータを旧型ＣＰＵの形式でメモリに格納して、読み出すときに再変換してレジスタにロードするようにした。 - 特許庁

This data processor is provided with an ADT8e for adding an offset value to an address outputted by an I/O adaptor 4, and for calculating a virtual storage address and a translation look-aside buffer(TLB) 8b for converting the virtual storage address into a physical address, and accessing is made through a host bus 3 to a main storage device 2.例文帳に追加

Ｉ／Ｏアダプタ４-1が出力したアドレスにオフセット値を加算し仮想記憶アドレスを計算するＡＤＴ８ｅと、その仮想記憶アドレスを物理アドレスへの変換するＴＬＢ８ｂを備え、３を介して主記憶装置２をアクセスする。 - 特許庁

In one example, these accesses are reduced or eliminated by previously storing an entry used for translating a virtual address used in the GPU into a physical address used in a system memory in a graphics TLB.例文帳に追加

一つの実施形態では、これらのアクセスは、ＧＰＵによって使用される仮想アドレスをシステムメモリによって使用される物理アドレスに変換するのに使用されるエントリーをグラフィックスＴＬＢに予め格納することにより、減少又は排除される。 - 特許庁

A program control part performs address calculation after converting an address of an emulation object architecture to an address in which a C bit of one bit is arranged between an upper address and a lower address, and determines whether the address after address calculation is entered in TLB or not.例文帳に追加

プログラム制御部は、エミュレーション対象アーキテクチャのアドレスを、上位アドレスと下位アドレスとの間に１ビットのＣビットを配置したアドレスに変換した上でアドレス計算を行い、アドレス計算後のアドレスがＴＬＢにエントリされているか判定する。 - 特許庁

To provide a high-accuracy verification method by using a batch compare system, with which non-coincidence of compare in a RAM (cache/TLB) occurs only in he case of real non-coincidence occurrence (when the defect of logic to be verified is detected), for all verification programs.例文帳に追加

ＲＡＭ（キャッシュ・ＴＬＢ）のコンペア不一致の発生を真の不一致時（被検証論理の不良検出時）のみとした一括コンベア方式を、全ての検証プログラムにおいて使用することにより、高精度の検証方法を提供する。 - 特許庁

A TLB 13 of the memory management device holds an address 131 showing a physical page corresponding to a logical page, an index 132 indicating the degree of deterioration of the physical page, and an index 133 representing the frequency of access to the logical page in each entry corresponding to the different logical page.例文帳に追加

メモリ管理装置におけるＴＬＢ１３は、異なる論理ページに対応する各エントリに、当該論理ページに対応する物理ページを示すアドレス１３１、当該物理ページの劣化度合いを示す指標１３２、論理ページへのアクセス頻度を表す指標１３３を保持する。 - 特許庁

An expansion predicting point Pe apart from a reference point P1 by a total cross sectional length on the expansion line SCn is obtained, a continuous line connecting respective expansion predicting points Pe obtained for respective first reference points P1 is set as a trim line before press working corresponding to the trim line TLa after forming.例文帳に追加

そして、展開線(SCn)上で第１基準点(P1)から総断面線長さ分だけ離間した展開予測点(Pe)を求め、各第１基準点(P1)ごとに求めた各展開予測点(Pe)どうしを連結した連続線を成形後トリムライン(TLa)に対応したプレス加工前のトリムライン(TLb)として設定する。 - 特許庁

The memory cache may be configured to permit one or more page attributes of a page located at the matching address to be retrieved from the memory cache and not from the TLB, by further storing in each one of the cache lines a page attribute of the line of data stored in the cache line.例文帳に追加

メモリキャッシュは、適合アドレスに配置されたページの１つまたは複数のページ属性を、ＴＬＢからではなく、メモリキャッシュから検索できるように構成されることができ、これは、キャッシュラインに記憶されたラインデータのページ属性を、キャッシュラインの夫々に更に記憶することによって行われる。 - 特許庁

The phase shifter includes a first transmission line TLa which transmits a signal of a first frequency, and a second transmission line TLb, and is configured such that a current having the first frequency flows in the second transmission line, and the current is controlled so as to adjust the phase of the signal transmitted via the first transmission line.例文帳に追加

第１周波数を有する信号を伝送する第１伝送線路ＴＬａと、第２伝送線路ＴＬｂと、を備え、前記第２伝送線路に前記第１周波数を有する電流を流し、前記電流を制御して前記第１伝送線路を介して伝送される前記信号の位相を調整するように構成する。 - 特許庁

A processor includes a logic to execute an instruction to synchronize a mapping from a guest physical address of a virtualization based system to a host physical address of the virtualization based system, stored in a translation lookaside buffer (TLB) to a corresponding mapping stored in an extended paging table (EPT) based on the virtualization based system.例文帳に追加

プロセッサは、仮想化に基づくシステムのゲスト物理アドレスから仮想化に基づくシステムのホスト物理アドレスまでの翻訳ルックアサイドバッファ（ＴＬＢ）に格納されたマッピングと仮想化に基づくシステムの拡張ページングテーブル（ＥＰＴ）に格納された対応するマッピングとを同期させる命令を実行するロジックを含む。 - 特許庁

A processor, when converting the address of a memory access instruction, checks a page border detection flag read out of the address conversion table 340 or an address conversion buffer (TLB) 350 and initiates and interrup when memory access is performed to a certain area from the head or tail of a page whose flag value is true.例文帳に追加

プロセッサは、メモリアクセス命令におけるアドレス変換時に、アドレス変換テーブル３４０あるいはアドレス変換バッファ（ＴＬＢ）３５０から読み出されるページ境界検出フラグをチェックし、該フラグの値が真であるページの先頭または終端から一定領域に対するメモリアクセスが発生した場合に割り込みを発生する。 - 特許庁

Pictures photographed by video camera systems 10 are accepted by a video information acceptance processing part 21 of a video server 20, and additional information peculiar to the picture is generated by the processing part 21 and is stored in a management storage part (TLB) of a file information server 23 each time when the picture is stored in a picture server 22.例文帳に追加

ビデオカメラシステム１０，１０，…で撮影された映像がビデオサーバ２０の映像情報受付処理部２１に受け付けられ、画像サーバ２２に蓄積される毎に、当該映像に固有の付加情報が映像情報受付処理部２１により生成され、ファイル情報サーバ２３の管理記憶部（ＴＢＬ）に記憶される。 - 特許庁

To provide a microprocessor equipped with an address converting mechanism for executing a dynamic address conversion by page units from a virtual address to a physical address and a low associative address conversion buffer with a large capacity, capable of suppressing the overhead of the address conversion, and preventing any limit to be imposed on the lock function of a TLB entry.例文帳に追加

仮想アドレスから物理アドレスへのページ単位の動的アドレス変換を実行するアドレス変換機構を備えたマイクロプロセッサであって、大容量で連想性の低いアドレス変換バッファを備えるとともに、アドレス変換のオーバヘッドを抑制し、かつ、ＴＬＢエントリのロック機能に課される制限を回避しうるマイクロプロセッサを提供する。 - 特許庁

An R bit displaying that a physical address corresponding to a virtual address to be accessed indicates an SRAM mounted on a chip is provided in an entry provided on the TLB circuit for carrying out translation from a virtual address to a physical address at high speed, and the R bit acts as a chip select signal to the SRAM mounted on the chip.例文帳に追加

仮想アドレスから物理アドレスへの変換を高速で行なうためのＴＬＢ回路に備えられたエントリ中に、アクセスする仮想アドレスに対応する物理アドレスがチップ上に実装されたＳＲＡＭを指していることを表示するＲビットを設け、Ｒビットがチップ上に実装されたＳＲＡＭへのチップセレクト信号として作用するようにする。 - 特許庁

The memory management device accesses the physical pages correlated with the logical pages according to the contents of the TLB 13, and periodically replaces the contents of the first physical page corresponding to the logical page indicated by the maximum access frequency index with the contents of the second physical page indicated by the minimum deterioration index to correlate the second physical page with the logical page.例文帳に追加

当該メモリ管理装置は、このＴＢＬ１３の内容に応じて論理ページに対応付けられる物理ページをアクセスすると共に、最大のアクセス頻度指標で示される論理ページに対応する第１の物理ページの内容と、最小の劣化指標で示される第２の物理ページの内容とを定期的に入れ替え、当該論理ページに当該第２の物理ページを対応付ける。 - 特許庁

A processor 318 includes logic 322 for executing an instruction for synchronizing mapping stored in a translation look-aside buffer (TLB) 323 from system guest physical address (guest physical address) based on virtualization up to system host physical address (host physical address) based on virtualization with corresponding mapping stored in a system extension paging table (EPT) 328 based on virtualization.例文帳に追加

プロセッサ３１８は、仮想化に基づくシステムのゲストの物理アドレス（ゲスト物理アドレス）から仮想化に基づくシステムのホストの物理アドレス（ホスト物理アドレス）までの翻訳ルックアサイドバッファ（ＴＬＢ）３２３に格納されたマッピングを仮想化に基づくシステムの拡張ページングテーブル（ＥＰＴ）３２８に格納された対応するマッピングを同期させる命令を実行するロジック３２２を含む。 - 特許庁