「VCc」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

Extracting a current in response to an increase in the current flowing from the base to the emitter of the constant current transistor TR 3 from the resistor R3 when the constant current transistor TR 3 is saturated at the drop of the power supply voltage VCC ensures ON / OFF operations of the output transistor TR 6.例文帳に追加

電源電圧ＶＣＣの低下時において定電流トランジスタＴｒ３が飽和した際にそのベースからエミッタに抜ける電流の増加に応じた電流を抵抗Ｒ３から引き抜くことで、出力トランジスタＴｒ６のオンオフを確実の行う。 - 特許庁

Furthermore, a voltage variation of the (+) input terminal is delayed by a capacitor C connected to the (+) input terminal, a low reset signal is continuously outputted to a control circuit 2 by the comparator 10 until Vcc 1 is sufficiently stabilized, and operation of the control circuit 2 is stopped.例文帳に追加

さらに、＋入力端子に接続したコンデンサＣによって＋入力端子の電圧変動を遅延させ、Ｖｃｃ１が十分に安定するまでコンパレータ１０が制御回路２にローのリセット信号を継続して出力し、制御回路２の動作を停止させる。 - 特許庁

A regulator 112, upon being supplied with the control power source voltage VCC, steps down the voltage to a second predetermined voltage and supplies the voltage to a low voltage side power source terminal (hereinafter, low voltage side power source is referred to as low side power source) of the amplification circuit 113 and the amplification circuit 114.例文帳に追加

レギュレータ１１２は、制御電源電圧ＶＣＣが供給されるとこの電圧を第２の所定電圧まで降圧して増幅回路１１３、増幅回路１１４の低圧側電源端子（以下、低圧側電源をローサイド電源という）に供給する。 - 特許庁

In a word driver 1 of a DRAM, a N channel MOS transistor QN3 to the gate of which a power source potential Vcc is applied is connected between a gate of a P channel MOS transistor QP1 for pull-up and a gate of a N channel transistor QN1 for pull-down.例文帳に追加

ＤＲＡＭのワードドライバ１において、プルアップ用のＰチャネルＭＯＳトランジスタＱＰ１のゲートとプルダウン用のＮチャネルＭＯＳトランジスタＱＮ１のゲートとの間に、そのゲートに電源電位Ｖｃｃが与えられたＮチャネルＭＯＳトランジスタＱＮ３を接続する。 - 特許庁

In a mid-point potential control circuit 20, a power source voltage VCC is connected to anode of a reverse-current preventive diode 22 and an node of a potential VM via a PMOS transistor 21, and a cathode of the diode 22 is connected to a ground line via a transistor 23.例文帳に追加

中点電位制御回路２０では、電源電位ＶＣＣがＰＭＯＳトランジスタ２１を介して逆流防止用ダイオード２２のアノード及び電位ＶＭのノードに接続され、ダイオード２２のカソードはＮＭＯＳトランジスタ２３を介してグランド線に接続されている。 - 特許庁

To prevent a deflection voltage at an upper part of a screen from being saturated by a power supply voltage Vcc and the voltage from being deflected furthermore even when a DC bias to move an image upward is changed due to dispersion or the like of circuit components of a vertical deflection circuit.例文帳に追加

垂直偏向回路を構成する回路部品のバラツキ等に起因して画面が上部へ移動するようなＤＣバイアスの変化があった場合は、画面上部の偏向電圧は電源電圧Ｖｃｃで飽和し、それ以上偏向することができなくなる。 - 特許庁

A timer circuit 40 outputs an output signal after the lapse of delay time within which the voltage of the capacitor 11 is elevated in substantially proportionally with the lapse of time because of its charging from the start of supply of the power supply voltage Vcc and reaches the reference voltage Vref.例文帳に追加

タイマー回路４０は、電源電圧Ｖｃｃの供給開始から、コンデンサ１１の電圧がその充電により経過時間に実質的に比例して上昇し基準電圧Ｖｒｅｆに到達するまでの遅延時間後に、出力信号を出力する。 - 特許庁

Sub microcomputer anomaly determination means 24 checks whether or not a voltage value of Vcc based on digital data 21a from a sub microcomputer A/D converter 21 is at least at a threshold 23a to make an anomaly determination for the sub microcomputer A/D converter 21 and Vref.例文帳に追加

サブマイコン異常判定手段２４は、サブマイコンＡ／Ｄ変換器２１からのデジタルデータ２１ａに基づくＶｃｃの電圧値が閾値２３ａ以上であるか否かを確認することによって、サブマイコンＡ／Ｄ変換器２１及びＶｒｅｆの異常判定を行う。 - 特許庁

The matching circuit 7 is constituted of a first parallel resonance circuit 8 provided between the output side of the power amplifier 6 and a bias power source Vcc, and a second parallel resonance circuit 9 provided between the output side of the power amplifier 6 and a ground.例文帳に追加

そして、整合回路７は、電力増幅器６の出力側とバイアス電源Ｖccとの間に設けられた第１の並列共振回路８と、電力増幅器６の出力側とグランドとの間に設けられた第２の並列共振回路９とによって構成する。 - 特許庁

Connection control parts 110, 120 are controlled by write control circuits 130, 135, connect one write current control line to power source voltage Vcc, while connect the other write current control line to ground voltage GND, in accordance with write data DIN.例文帳に追加

接続制御部１１０，１２０は、書込制御回路１３０，１３５により制御されて、書込データＤＩＮに応じて、一方の書込電流制御線を電源電圧Ｖｃｃと接続する一方で、他方の書込電流制御線を接地電圧ＧＮＤと接続する。 - 特許庁

In this disk device, the generation of the noise in the device is suppressed by setting the pulse height value of the motor clock signal outputted from a pulse forming circuit 11 to be lower than driving voltage Vcc, thereby reducing the adverse effect to an analog circuit part, etc.例文帳に追加

本発明に係るディスク装置においては、パルス生成回路１１から出力するモータクロック信号の波高値を駆動電圧Ｖ_ccより低く設定することで、装置内でのノイズ発生を抑制でき、アナログ回路部等への悪影響を低減できる。 - 特許庁

This semiconductor integrated circuit device 1 has a core regulator 7b to generate respective operating power supply voltages from the power supply voltage VCC supplied from the outside, a PLL regulator 7c, a power supply circuit regulator 7d, and a decoder regulator 7e.例文帳に追加

この半導体集積回路装置１には、外部供給される電源電圧ＶＣＣから、各々の動作電源電圧を生成するコア用レギュレータ７ｂ、ＰＬＬ用レギュレータ７ｃ、電源回路用レギュレータ７ｄ、およびデコーダ用レギュレータ７ｅが設けられている。 - 特許庁

A constant voltage is applied from a constant voltage power supply Vcc to both ends of a serial connection circuit consisting of a group LEDs of light emitting diodes connected in series and a current limiting resistor R so as to drive the light emitting diodes.例文帳に追加

複数の発光ダイオードの直列接続からなる発光ダイオード部ＬＥＤｓと電流制限用抵抗体Ｒとを直列に接続してなる直列接続体の両端に定電圧電源Ｖｃｃにより定電圧を印加することで、発光ダイオードを駆動する。 - 特許庁

The ground fault protection circuit 4 prevents breakage of an internal element even if the terminal Pvcc causes a ground fault by turning off the NchDMOS transistor NDT2 so that a node N5 connected to the terminal Pvcc is disconnected from a node N3 to which an internal generation voltage Vcc is applied.例文帳に追加

地絡保護回路４は、端子Ｐｖｃｃが地絡した場合、ＮｃｈＤＭＯＳトランジスタＮＤＴ２がオフし、端子Ｐｖｃｃに接続されるノードＮ５と内部生成電圧Ｖｃｃが印加されるノードＮ３の間を遮断して内部素子の破壊を防止する。 - 特許庁

Concretely, at the time of a test mode, defective cut off parts left in the fuse elements to be cut off are dissolved by applying higher boosting voltage Vpp than power source voltage Vcc applied normally, and the fuse elements can be cut off completely.例文帳に追加

具体的には、テストモード時には、通常時に印可される電源電圧Ｖｃｃよりも高い昇圧電圧Ｖｐｐを印可することにより、切断されるべきヒューズ素子に残存した切断不良箇所を解消して、当該ヒューズ素子を完全に切断することができる。 - 特許庁

Accordingly, when the chip capacitor 37 is short-circuited and a large current of 1.5 A to 2.0 A flows between the Vcc and the GND, although fuming and ignition are produced instantaneously, because the wire 56 functions as a fuse, a reflection-type photosensor can prevent the ignition.例文帳に追加

こうすることによって、チップコンデンサ３７が短絡して上記Ｖcc‐ＧＮＤ間に１.５Ａ〜２.０Ａの大電流が流れた際に、ワイヤ５６がヒューズの機能を果たすため、瞬間的に発火・発煙は生ずるが、反射形フォトセンサが発火するのを防止できる。 - 特許庁

In a detector 20 included in a VPP generating circuit of a DRAM, an external power source potential VCC is given to a gate of a N channel MOS transistor 28 for restricting a through current of an inverter 33 outputting an inverse signal of an output signal ϕC of a comparator 32.例文帳に追加

ＤＲＡＭのＶＰＰ発生回路に含まれるディテクタ２０において、コンパレータ３２の出力信号φＣの反転信号を出力するインバータ３３の貫通電流制限用のＮチャネルＭＯＳトランジスタ２８のゲートに外部電源電位ＶＣＣを与える。 - 特許庁

When a power supply voltage VCC is interrupted, the potential of the wiring G is lowered to a negative potential by the DMOS transistor D2 and the NMOS transistor N7, and the NMOS transistors N4-N6 are operated to lower and discharge the residual charges of the wiring D, E and F.例文帳に追加

電源電圧ＶＣＣの遮断時に、ＤＭＯＳトランジスタＤ２及びＮＭＯＳトランジスタＮ７により配線Ｇの電位がマイナス電位に引き下げられ、ＮＭＯＳトランジスタＮ４〜Ｎ６が動作して、配線Ｄ、Ｅ、Ｆの残留電荷を引き下げ、放電する。 - 特許庁

An LVDS transmitter 11 in a transmitting side driver 10 is connected to a twisted pair of cables 30 through a protective circuit 12 for interrupting voltage higher than the prescribed power supply voltage Vcc and an EMI (electromagnetic interference) prevention circuit 14 for preventing electromagnetic interference (EMI).例文帳に追加

送信側ドライバ１０におけるＬＶＤＳトランスミッタ１１は、所定の電源電圧Ｖｃｃよりも高い電圧を遮断する保護回路１２と電磁波障害（ＥＭＩ）を防止するＥＭＩ防止回路１４とを介してツイストペアケーブル３０に接続される。 - 特許庁

A cell comprises a power line VCC, a ground line GND, voltage supply lines VS1 and VS2, a signal line SL, control lines CL1, CL3 and CL4, switches SW1, SW2, SW3 and SW4, a P-type TFT Qp, a capacity element C, and a current load element LED.例文帳に追加

セルは、電源線ＶＣＣ、接地線ＧＮＤ、電圧供給線ＶＳ１、ＶＳ２、信号線ＳＬ、制御線ＣＬ１、ＣＬ３、ＣＬ４、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、Ｐ型ＴＦＴ Ｑｐ、容量素子Ｃ、電流負荷素子ＬＥＤで構成される。 - 特許庁

The digital signal processor 5 uses the power supply controller 2 to adjust the driving voltage VCC according to the power of the modulation signal, and thereby adjusts a phase deviation amount which is an amount of phase shift of the modulation signal that is generated at a switching timing of the power.例文帳に追加

そして、ディジタル信号処理部５は、電源制御部２を用いて、その変調信号のパワーに応じて駆動電圧ＶＣＣを調整して、パワーの切り換えタイミングで発生する変調信号の位相のずれの大きさである位相偏差量を調整する。 - 特許庁

These voltage levels can be expressed by a binary '01011011' where 0 is the state of GND and 1 is the state of Vcc, and this binary value is inputted to the CPU 301 as identification information g of the process cartridge 103 in an example of Figure 3.例文帳に追加

ＧＮＤの状態を０，Ｖｃｃの状態を１とすると“０１０１１０１１”という２進数で表現することができ、この値を図３の例におけるプロセスカートリッジ１０３の個体識別情報ｇとしてＣＰＵ３０１に入力することができる。 - 特許庁

When a chip is put in the active condition (ENB=1), the dividing ratio of the resistance R11 and resistance Ra of a resistance dividing circuit 11 is selected for a specified period of time, and a feedback is applied so that the step-down VCC is stabilized at 3.0 V.例文帳に追加

そして、チップがアクティブ状態（ＥＮＢ＝１）になると、所定の時間だけ、抵抗分割回路１１の抵抗Ｒ１１と抵抗Ｒａとによる分割比を選択し、降圧ＶＣＣを３．０Ｖで安定させるようにフィードバックをかける構成となっている。 - 特許庁

The power supply circuit 64 is adapted to supply driving power Vcc to a plurality of photodetection amplifiers 65a-65d based on a power supply control signal inputted from the unit of a pre-stage and selecting signals SL (SLa-SLd) outputted by a shift register 63.例文帳に追加

電源供給回路６４は、前段のユニットから入力される電源制御信号と、シフトレジスタ６３により出力される選択信号ＳＬ（ＳＬａ〜ＳＬｄ）に基づいて、駆動電源Ｖｃｃを複数の受光アンプ６５ａ〜６５ｄに供給するようにした。 - 特許庁

A protection circuit employs a clamping circuit 210, a switching circuit 212, and a back gate bias circuit 206 to block a leakage path between a power supply reference voltage Vcc and an output node OUT passing through a source/bulk junction of a transistor that is biased in the output buffer.例文帳に追加

保護回路は、クランピング回路２１０、スイッチング回路２１２、及びバックゲートバイアス回路２０６を使用して、出力バッファ内のバイアスされたトランジスタのソース／バルク接合を通る出力ノードＯＵＴと電源参照電圧Ｖccとの間の漏洩通路を閉塞する。 - 特許庁

In this display device, when a power supply line DS is in high potential Vcc and when a signal line SL is in Vofs, a sampling transistor T1 is turned on according to a control signal to perform extinction operation of changing over a light emitting element EL from a lighting state to an extinction state.例文帳に追加

給電線ＤＳが高電位Ｖｃｃであり且つ信号線ＳＬがＶｏｆｓのときに、サンプリング用トランジスタＴ１が制御信号に応じてオンすることで発光素子ＥＬを点灯状態から消灯状態に切換える消灯動作を行う。 - 特許庁

The voltage generation circuit is provided with, for example, a plurality of NMOS transistors MN1 and MN2 whose source/drain paths are serially connected and a constant current source IS1 for operating the MN1 and MN2 in a sub-threshold region between a power supply VCC and a ground power supply voltage GND.例文帳に追加

例えば、電源電圧ＶＣＣと接地電源電圧ＧＮＤの間に、ソース−ドレイン経路が直列接続される複数のＮＭＯＳトランジスタＭＮ１，ＭＮ２と、ＭＮ１，ＭＮ２をサブスレッショルド領域で動作させるための定電流源ＩＳ１を備える。 - 特許庁

When signals S34, S41 are set respectively to 'L', 'H', VCC/2 is applied to a signal S33, ferroelectric capacitors 35, 36 are connected to control terminals 25, 26, signals S25, S26 are stored as a polarization state of the ferroelectric capacitors 35, 36.例文帳に追加

信号Ｓ３４，Ｓ４１を各々“Ｌ”，“Ｈ”に設定し、信号Ｓ３３にＶＣＣ／２を印加すると、強誘電体コンデンサ３５，３６が制御端子２５，２６に接続され、信号Ｓ２５，Ｓ２６が強誘電体コンデンサ３５，３６の分極状態として記憶される。 - 特許庁

A grounding terminal GND as a second terminal is connected to a grounding connection section 13, and an output terminal OUT as a third terminal is set to short-circuited state and open state to a power supply terminal Vcc by a switch member 33.例文帳に追加

接地接続部１３には第２端子としての接地端子ＧＮＤが接続されていおり、第３端子としての出力端子ＯＵＴは、スイッチ部材３３の切換によって電源端子Ｖccに対して短絡される状態と開放状態とに設定される。 - 特許庁

In the first switch circuit SW2, a current path is connected between a first voltage terminal to which a first voltage Vcc is applied and the first node Na, and a first transistor Q11 with high breakdown voltage is included for discharging an electric charge of the first node to the first voltage terminal.例文帳に追加

第１のスイッチ回路ＳＷ２は、第１の電圧Ｖｃｃが印加される第１の電圧端子と第１のノードＮａ間に電流通路が接続され、第１のノードの電荷を第１の電圧端子に放電する第１の高耐圧トランジスタＱ１１を含む。 - 特許庁

Moreover, in the case of the ordinary power supply voltage Vcc, the test control signal SW is set to a Lo level and double boosted with the electrostatic capacitance elements 33, 34 and the boosted voltage Vpp can be output by turning ON the transistor 32 using the double- boosted condition.例文帳に追加

また、通常の電源電圧Ｖ_CCの場合には、テスト制御信号ＳＷがＬｏレベルとなり、静電容量素子３３，３４によってブーストされたダブルブーストとなり、ダブルブーストを用いてトランジスタ３２をＯＮさせることによって昇圧電圧Ｖ_PPを出力する。 - 特許庁

Therefore, the change amount of the load current Io is fed back to the detecting potential Vsense of the control signal terminal 31 of a DC/DC converter 30, and the DC voltage value (Vcc) of the input signal can be decided according to the size of the load current Io.例文帳に追加

したがって、負荷電流Ｉｏの変動分がＤＣ／ＤＣコンバータ３０の制御信号端子３１の検出電位Ｖｓｅｎｓｅにフィードバックされ、負荷電流Ｉｏの大きさに応じて入力信号の直流電圧値（Ｖｃｃ）を決定することができる。 - 特許庁

Subsequently, the power supply line DS is changed over from the high potential Vcc to low potential Vss, and preparation operation wherein the sampling transistor T1 is not turned on and wherein a source voltage of a driving transistor T2 is reduced is performed while the power supply line DS is in the low potential Vss.例文帳に追加

続いて給電線ＤＳを高電位Ｖｃｃから低電位Ｖｓｓに切換えると共に、給電線ＤＳが低電位Ｖｓｓにある間はサンプリング用トランジスタＴ１をオンせずに、駆動用トランジスタＴ２のソース電圧を下げる準備動作を行う。 - 特許庁

During a period of time in which an electric charge is transferred from a capacitor Cs1 to a capacitor Cf1, a substrate potential switching circuit 13 fixes the substrate potential of a P-channel MOS transistor Qp5 to a power supply voltage Vcc and fixes the substrate potential of an N-channel MOS transistor Qn5 to ground potential.例文帳に追加

基板電位切替回路１３は、キャパシタＣs1からキャパシタＣf1に電荷が転送される期間中には、ＰチャネルＭＯＳトランジスタＱp5の基板電位を電源電圧Ｖccに固定するとともにＮチャネルＭＯＳトランジスタＱn5の基板電位を接地電位に固定する。 - 特許庁

After voltage of all bit lines is charged up to the power source voltage Vcc through PMOS transistor PT21 prior to write, bit lines are connected to supply sources of voltage in accordance with latch data of latch circuits Q23, Q22, Q21, and also write is performed in parallel.例文帳に追加

書き込み前に全ビット線電圧をＰＭＯＳトランジスタＰＴ２１を通して電源電圧Ｖ_CCに充電した後、ビット線をラッチ回路Ｑ２３，Ｑ２２，Ｑ２１のラッチデータに応じた電圧の供給源に接続させ、かつ並列的に書き込みを行う。 - 特許庁

The first transistor MP11 is connected between the current source MND11 and the cutoff terminal S11, and the connection between the first power source VCC and the output terminal S11 is electrically cut off in accordance with a voltage supplied from the cutoff terminal FS11.例文帳に追加

第１トランジスタＭＰ１１は、電流源ＭＮＤ１１と切断用端子Ｓ１１との間に接続され、切断用端子ＦＳ１１から供給される電圧に応じて第１電源ＶＣＣと出力端子Ｓ１１との間の接続を電気的に切断する。 - 特許庁

During an active mode, a switch SW2 is turned on in response to control signals Sleep2, Sleep3, a node N1 and a power supply voltage Vcc are electrically coupled, the node N1 is set to "H", a switch SW1 is turned on, and the ground voltage GND is electrically coupled to a node N0.例文帳に追加

アクティブモードにおいては、制御信号Ｓｌｅｅｐ２，Ｓｌｅｅｐ３に応答してスイッチＳＷ２がオンし、ノードＮ１と電源電圧Ｖｃｃとが電気的に結合され、ノードＮ１は「Ｈ」に設定され、スイッチＳＷ１がオンして、接地電圧ＧＮＤがノードＮ０と電気的に結合される。 - 特許庁

Further, a microstrip line L23 which is electrically connected to a control voltage terminal (Vcc) 51 is connected to the end of the 2nd microstrip line L22 which faces the point A and a 2nd tip-open stub St3 having a specified electrical length is connected through a resistance element R4.例文帳に追加

さらに、第２のマイクロストリップ線路Ｌ２２のＡ点に対向する端部に、制御電圧端子（Ｖｃｃ）５１に導通するマイクロストリップ線路Ｌ２３を接続するとともに、抵抗素子Ｒ４を介して所定電気長の第２の先端開放スタブＳｔ３を接続する。 - 特許庁

A regulator 111, upon being supplied with a control power source voltage VCC, steps down the voltage down to a first predetermined voltage, and supplies the voltage to a high voltage side power source terminal (hereinafter, high voltage side power source is referred to as high side power source) of an amplification circuit 113 and an amplification circuit 114.例文帳に追加

レギュレータ１１１は、制御電源電圧ＶＣＣが供給されるとこの電圧を第１の所定電圧まで降圧して増幅回路１１３、増幅回路１１４の高圧側電源端子（以下、高圧側電源をハイサイド電源という）に供給する。 - 特許庁

After the preparations for threshold value correction are completed, the power supply section changes over the potential to be supplied to the power supply line DSL212 from the low potential Vss to the high potential Vcc to start a threshold value correction operation for all of the pixels of the EL panel simultaneously at time t_23.例文帳に追加

閾値補正準備が完了すると、時刻ｔ_23において、電源供給部は、電源線ＤＳＬ２１２に供給する電位を低電位Ｖｓｓから高電位Ｖｃｃに切換えることにより、ＥＬパネルの全画素に同時に閾値補正動作が開始される。 - 特許庁

The voltage detection control circuit 50 applies a signal for ON-operating the FET 46 to a gate of the FET 46 when the power source voltage VCC drops to a prescribed value or lower, and also inputs a control signal S1 to a plunger driving circuit 52.例文帳に追加

電圧検出制御回路５０は、電源電圧ＶＣＣが所定値以下となったときにＦＥＴ４６のゲートにＦＥＴ４６をオン動作させる信号を印加するとともに、プランジャ駆動回路５２に制御信号Ｓ１を入力するように構成されている。 - 特許庁

When the display part is driven at the time of display mode switching in two screen display, the image display signal control circuit and the timing signal generating circuit are controlled, and when the nondisplay part is driven, the operation start point of the opposite voltage control signal VCC is slightly delayed.例文帳に追加

二画面表示での表示モード切換時に表示部分を駆動する際に、画像表示信号制御回路とタイミング信号発生回路を制御し、非表示部分を駆動する際に対向電圧制御信号ＶＣＣの動作開始ポイントをわずかに遅延させる制御を行う。 - 特許庁

In starting time of an operation of the relay 4, the transistor 2 is turned on to impress a rated voltage to the relay 4 from the driving power source Vcc, and after the operation of the relay 4, the transistor 2 is turned off to impress a voltage lower than the rated voltage to the relay 4 via the zener diode 3.例文帳に追加

そして、リレー４の作動開始時には上記トランジスタ２をオンして駆動電圧源Ｖｃｃから上記リレー４に定格電圧を印加する一方、リレー４の作動後は上記トランジスタ２をオフしてツェナーダイオード３を介して定格電圧より低い電圧をリレー４に印加する。 - 特許庁

The power semiconductor device further comprises a Zener diode ZD, connected between the power supply input terminal VCC of the control circuit IC1 which controls the low voltage-side semiconductor element SW1 and an emitter terminal N1, which is the low- voltage side terminal of the low-voltage side semiconductor element SW1.例文帳に追加

電力用半導体装置は、さらに、低圧側の半導体素子ＳＷ１を制御する制御回路ＩＣ１の電源入力端子Ｖccと、低圧側の半導体素子ＳＷ１の低圧側端子であるエミッタ端子Ｎ１との間に接続されたツェナ−ダイオードＺＤを有する。 - 特許庁

Thus, a voltage of a reset signal inverse of RES is kept not to reach a 3rd prescribed voltage or over at which the write to the RAM is possible for a period when the rising voltage of the power supply voltage Vcc is lower than the operation warrant voltage.例文帳に追加

そのため、電源電圧Ｖｃｃの立ち上がりの電源電圧Ｖｃｃの値がリセット用ＩＣ１の動作保証電圧値より低い期間では、リセット信号／ＲＥＳは、ＲＡＭが書き込み可能となる第３の所定の電圧値以上の値にならないように保持される。 - 特許庁