「VCc」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

When a hazard switch 102 is turned on, a turn/hazard control IC 116 turns on and off a right and a left turn/hazard lamps 101R, 101L respectively, and makes a voltage-switching circuit 115 output and apply voltages V1, Vcc to the communication channel 300, synchronously to the turning on and off of the lamps.例文帳に追加

ターン／ハザード制御ＩＣ１１６は、ハザードスイッチ１０２がオンにされると、左右のターン／ハザードランプ１０１Ｌ，１０１Ｒを点滅させるとともに、この点滅に同期して電圧切替回路１１５から電圧Ｖ１，Ｖ_CCを出力させて通信線３００に印加する。 - 特許庁

When a user instructs a change in the volume, the value of an operation voltage Vcc generated by a DC/DC converter 34 is changed by the control of an operating voltage control section 30 and the amplitude values of the driving signals inputted into the speaker 90 are changed.例文帳に追加

利用者によって音量の変更指示がなされると、動作電圧制御部３０の制御によってＤＣ／ＤＣ変換器３４によって発生する動作電圧Ｖccの値が変更され、これによりスピーカ９０に入力される駆動信号の振幅値が変更される。 - 特許庁

A drain assembly point d is connected to one end on the primary side of a transformer T, and a source assembly point s is grounded, and the other end on the primary side of the transformer T is connected to a circuit power source Vcc, and the MOSFETs are turned on and off (parallel operation) by adding a gate control signal to the gate assembly point g.例文帳に追加

ドレイン集合点ｄはトランスＴの１次側の一端へ接続し、ソース集合点ｓは接地し、そしてトランスＴの１次側の他端は回路電源Ｖccへ接続させ、ゲート集合点ｇへゲート制御信号を加えることでＭＯＳＦＥＴをオン・オフ動作（並列動作）させる。 - 特許庁

Plural resistances R1 to Rn are connected in series from a DC power source Vcc to the ground, and these connection points are connected to A/D input terminals of terminal control parts 2 to 5 as address setting objects, and DC voltages different by values are given to terminal control parts 2 to 5.例文帳に追加

直流電源Ｖccからグランドまで複数の抵抗Ｒ１〜Ｒｎを直列に接続し、それらの接続点をそれぞれ、アドレス設定対象の各端末制御部２〜５のＡ／Ｄ入力端子に接続し、各端末制御部２〜５に異なる値の直流電圧を与える。 - 特許庁

Differential transistors TR 4, TR 5 in pairs are connected to the constant current transistor TR 3, a resistor R3 is provided between the collector of the transistor TR 4 and the power supply VCC, and the base of an output transistor TR 6 is connected to the connecting point of the resistor R3 and the transistor TR 4.例文帳に追加

定電流トランジスタＴｒ３には、一対の差動トランジスタＴｒ４、Ｔｒ５が接続されており、トランジスタＴｒ４のと電源ＶＣＣの間には抵抗Ｒ３が設けられ、この抵抗Ｒ３とトランジスタＴｒ４の接続点に出力トランジスタＴｒ６のベースが接続されている。 - 特許庁

When either of the electrodes E1, E2 of the discharge lamp DL is separated from the terminals T1, T2 though the power source is closed, the power source voltage Vcc is not applied to the oscillation control circuit OC, and the oscillation control circuit OC automatically stops oscillation of high frequency voltage.例文帳に追加

電源が投入されている状態であっても放電灯ＤＬの電極Ｅ１、Ｅ２の何れかでも端子Ｔ１、Ｔ２から離脱されると、発振制御回路ＯＣに電源電圧Ｖ_CCが印加されなくなって、発振制御回路ＯＣが高周波電圧の発振を自動的に停止する。 - 特許庁

Thus, the output impedance Zo of the integrated amplifier 2 or the integrated differential amplifier is decided by only the value of a load resistor R1 connected between the output end OUT and a power source Vcc to reduce the influence of the parasitic capacity or the inductor of an amplifying element constituting the amplifier.例文帳に追加

これにより、集積化増幅器２または集積化差動増幅器の出力インピーダンスＺｏを、出力端ＯＵＴと電源Ｖｃｃ間に接続した負荷抵抗Ｒ１の値でのみ決定される値として、増幅器を構成する増幅素子の寄生容量やインダクタの影響を低減する。 - 特許庁

In a determination voltage generation circuit 1, a current mirror circuit is constituted of transistors Q3-Q7, and a voltage VT1 independent of the supply voltage VCC is generated between both ends of a resistor R1, and an output voltage V- which is a reference voltage is acquired from a connection point between the transistor Q7 and a resistance R7.例文帳に追加

判定用電圧生成回路１において、トランジスタＱ３〜Ｑ７でカレントミラー回路を構成し、抵抗Ｒ１の両端に、電源電圧ＶＣＣに依存しない電圧ＶＴ１を発生させて、トランジスタＱ７と抵抗Ｒ７との接続点から、基準電圧となる出力電圧Ｖ−を得る。 - 特許庁

The emitters of the transistors Q7 and Q8 are connected to a Vcc power source in parallel, the bases of the transistors Q7 and Q8 are connected to the collector of the transistor Q7 in parallel, and the collector of the transistor Q7 is connected to one of the terminals of a current source I2.例文帳に追加

このようにすれば、差動コンパレータのほかに電流切り替え用トランジスタと複数のカレントミラー回路を備え、複雑な電流の折り返しが必要な従来の絶対値検波回路に比べて、素子数が少なく性能ばらつきの小さい絶対値検波回路を提供することができる。 - 特許庁

In pull-down circuits 3.1-3.n of a SRAM chip 1, an external power source voltage Vcc is kept at the minimum standard voltage Vr at the time of data retention, while an internal voltage Vi of power source wiring L1-Ln is pulled down in response to a test signal TE1 made a 'H' level.例文帳に追加

ＳＲＡＭチップ１のプルダウン回路３．１〜３．ｎは、外部電源電圧Ｖｃｃがデータリテンション時の最小規格電圧Ｖｒにされるとともにテスト信号ＴＥ１が「Ｈ」レベルにされたことに応じて、電源配線Ｌ１〜Ｌｎの内部電圧Ｖｉを最小規格電圧Ｖｒにプルダウンする。 - 特許庁

A sensor unit 10 comprising a variable contact resistor and a return switch both of which form a double-layered structure is manufactured by folding an FPC11 forming pressure-sensitive resistor inks R11-R14 and R21-R24, a grounded displacement electrode D0 and a displacement electrode D1 kept at a power source voltage Vcc.例文帳に追加

感圧抵抗インクＲ１１〜Ｒ１４、Ｒ２１〜Ｒ２４、接地された変位電極Ｄ０および電源電圧Ｖｃｃに保持された変位電極Ｄ１を形成したＦＰＣ１１を折り曲げることによって、可変接触抵抗と復帰スイッチとが２層となるセンサユニット１０を製造する。 - 特許庁

When power supply voltage V1 for control of a controller 12 drops to a predetermined threshold voltage Vth, power supply (power supply voltage VCC for driving) of a photocoupler PC of a PWM signal transmission circuit 13 is blocked, thereby stopping an output of the PWM signal to an inverter circuit 14.例文帳に追加

コントローラ１２の制御用電源電圧Ｖ１が所定の閾値電圧Ｖｔｈまで低下したとき、ＰＷＭ信号伝達回路１３のフォトカプラＰＣの電源（駆動用電源電圧ＶＣＣ）を遮断することで、インバータ回路１４へのＰＷＭ信号の出力を停止する。 - 特許庁

When each of bonding wires 14a-14c is normally wire-bonded, electrode pads 18a-18c for grounding are connected to a ground of DC power Vcc from the respective bonding wires through an inner lead terminal 12b, so that a voltage value of the electrode pad is 0 V for grounding.例文帳に追加

各ボンディングワイヤ１４ａ〜１４ｃが正常にワイヤボンディングされている場合には、各アース用電極パッド１８ａ〜１８ｃは各ボンディングワイヤからインナーリード端子１２ｂを介して直流電源Ｖccのアースに接続されているため、各アース用電極パッドの電圧値は０Ｖである。 - 特許庁

The coil 42 is connected between the junction 7 between Q1 and Q2 and the line 12, and the coil 44 is connected between the junction 9 between Q3 and Q4 and the Vcc line 12, too, and the bidirectional energization of each coil 42 and 44 can be performed by the ON-OFF control of Q1 and Q2, and Q3 and Q4.例文帳に追加

コイル４２はＱ１、２の接続点７とＶｃｃライン１２の間に接続され、コイル４４もＱ３、Ｑ４の接続点９とＶｃｃライン１２の間に接続され、Ｑ１、２およびＱ３、４のオンオフ制御により、各コイル４２、４４の両方向通電ができる。 - 特許庁

To handle a sudden increase in current consumed by peripheral circuits in a step-down power supply device which reduces external power voltage (VCC) supplied from the outside to internal power voltage (VDD) equal to reference voltage, and supplies the internal supply voltage (VDD) to a load (305) via a step-down voltage node.例文帳に追加

外部から供給される外部電源電圧（ＶＣＣ）を基準電圧に等しい内部電源電圧（ＶＤＤ）に降圧し、該内部電源電圧（ＶＤＤ）を降圧電圧ノードを介して負荷（３０５）に供給する降圧電源装置において、周辺回路の急激な消費電流の増加に対処する。 - 特許庁

If the divided voltage VDIV1 of a power supply voltage VCC is larger than the reference voltage Vref as a result of comparison, a determination is made that a charge pump circuit 200a is in overcapacity, and a signal IVPPHIDETP of L level is output to reduce the output of an AND element A1 to L level.例文帳に追加

比較の結果、電源電圧ＶＣＣの分圧ＶＤＩＶ１が参照電圧Ｖｒｅｆより大きい場合には、チャージポンプ回路２００ａが能力過剰の状態であると判定し、Ｌレベルの信号ＩＶＰＰＨＩＤＥＴＰを出力することにより、ＡＮＤ素子Ａ１の出力をＬレベルとする。 - 特許庁

In the reference voltage circuit 5, a pMOS transistor 58 is made ON and a differential amplifier 64 is made active only in the period from the rise time of the power supply voltage VCC till a mode register set command writing instruction signal MRSP is made a H level, and for the period other than the above, the pMOS transistor 58 is made OFF and the differential amplifier 64 is made inactive.例文帳に追加

基準電圧回路５では、電源電圧ＶＣＣの立ち上がり時からモード・レジスタ・セット・コマンド書込み指示信号ＭＲＳＰ＝Ｈレベルとされるまでの期間のみ、ｐＭＯＳトランジスタ５８＝ＯＮ、差動アンプ６４＝活性状態とし、それ以外の期間は、ｐＭＯＳトランジスタ５８＝ＯＦＦ、差動アンプ６４＝非活性状態とする。 - 特許庁

In this regulator 25 which is provided with an FET 50, resistances 51 and 52, a differential amplifier 53, and a DC voltage source 54, a means for allowing a gate voltage VG to fluctuate according as a power supply voltage VCC to be added to an input terminal (a) fluctuates is arranged between the input terminal (a) and a gate terminal (G) of the FET 50.例文帳に追加

本発明に係るレギュレータ２５はＦＥＴ５０、抵抗５１、５２、差動増幅器５３、及び直流電圧源５４を有するレギュレータにおいて、入力端子ａとＦＥＴ５０のゲート端子（Ｇ）との間に、入力端子ａに加わる電源電圧Ｖ__CCの変動に応じてゲート電圧Ｖ_Gを変動させる手段を設けている。 - 特許庁

In a circuit for generating a random number in a shift register 40 operating by clock CLK output from a VCC (voltage controlled oscillator) 30 and an XOR gate 42 by an M system, control voltage S11 of a regulator 10 in which not only power supply voltage VDD and operating temperature but also current consumption of a load circuit 20 change output voltage Vout is used as an input of the VCO 30.例文帳に追加

VCO３０から出力されるクロックCLKで動作するシフトレジスタ４０とXORゲート４２でＭ系列により乱数生成する回路において、電源電圧VDD、動作温度だけでなく、負荷回路２０の消費電流でも出力電圧Voutが変化するレギュレータ１０の制御電圧Ｓ１１をVCO３０の入力としている。 - 特許庁

In the semiconductor integrated circuit device to which three kinds of power supply voltages are supplied, the thickness of the gate oxide film of all MOS transistors of an input/output buffer 7 operating with a power supply voltage VCC3 (approx. 1.8 V) is the same as that of a transistor suitable for use of a power supply voltage VCC 2 (approx. 3.2 V).例文帳に追加

３種類の電源電圧が供給される半導体集積回路装置において、電源電圧ＶＣＣ３（約１．８Ｖ）により動作する入出力バッファ部７のすべてのＭＯＳトランジスタのゲート酸化膜厚が、電源電圧ＶＣＣ２（約３．２Ｖ）の使用に合わせたトランジスタと同じ膜厚となっている。 - 特許庁

Protection diodes D11, D13, D15 within the semiconductor device are turned on when a PIN 1 terminal of the burn-in substrate 2 is connected normally to a control terminal of the the semiconductor device to make a current flow into an electric power source VCC side, a voltage of the PIN 1 terminal goes down thereby in the vicinity of 0 V, and a monitor output comes to zero therein.例文帳に追加

バーンイン基板２のＰＩＮ１端子と半導体装置の制御端子との接触が正常である場合には、半導体装置内の保護ダイオードＤ１１、Ｄ１３、Ｄ１５がＯＮとなり電源ＶＣＣ側へ電流が流れ込むため、ＰＩＮ１端子の電圧は０Ｖ近くまで降下し、モニター出力は０Ｖとなる。 - 特許庁

Since a base current of the TRs is based on a voltage from the reference voltage generating circuit 1, a voice signal outputted from the condenser microphone 5 includes very less superimposition of a noise from a power supply VCC and ground, resulting that the voice output to a differential amplifier 20 being a component of the microphone amplifier 7 includes less noise.例文帳に追加

これ等トランジスタのベース電流が基準電圧発生回路１の電圧を基準としているので、当該マイクロホン５が出力する音声信号には、電源ＶCCやグランドからのノイズの重畳が極めて少なくなり、結果的にマイクアンプ７を構成する差動増幅器２０への音声出力にはノイズが少なくなる - 特許庁

At the time of writing data, the bit line driver BDVa corresponding to selected rows and the bit line driver BDVb corresponding to selected groups drive the power supply voltage Vcc and ground voltage Vss of the corresponding nodes Na and Ns one by one, causing a data writing current to flow in the bit lines of selected rows.例文帳に追加

データ書込時には、選択列に対応するビット線ドライバＢＤＶａおよび選択グループに対応するビット線ドライバＢＤＶｂが、対応するノードＮａおよびＮｓを、電源電圧Ｖｃｃおよび接地電圧Ｖｓｓの一方ずつを駆動することによって、選択列のビット線にデータ書込電流が流される。 - 特許庁

SRAM includes a memory cell 100, a voltage dropping circuit 15 generating pre-charge voltage VBP in accordance with reference voltage VREF generated by resistance-voltage-dividing power source voltage Vcc, and a pre-charge circuit 11 controlling supply of pre-charge voltage VBP for bit lines BL0.例文帳に追加

本発明によるＳＲＡＭは、メモリセル１００と、電源電圧Ｖｃｃを抵抗分圧することで生成された参照電圧ＶＲＥＦに応じてプリチャージ電圧ＶＢＰを生成する降圧回路１５と、ビット線ＢＬ０に対するプリチャージ電圧ＶＢＰの供給を制御するプリチャージ回路１１とを具備する。 - 特許庁

In the three differential buffers, emitters of transistors Q611-Q613 are connected with a common current source I610, collectors thereof are connected with Vcc through resistors R10-R12, respectively, and output signals are taken out, respectively, from the joints of the collectors of Q611-Q613 and the resistors R10-R12.例文帳に追加

３差動バッファは、トランジスタＱ６１１〜Ｑ６１３のエミッタが共通の電流源Ｉ６１０に接続されると共に、夫々のコレクタが抵抗Ｒ１０〜Ｒ１２を介して夫々Ｖｃｃに接続され、Ｑ６１１〜Ｑ６１３のコレクタと、抵抗Ｒ１０〜Ｒ１２の接続点から夫々出力信号が取り出される。 - 特許庁

The precharge potential of a non-selection bit line among a plurality of bit lines 5 is set by an HPR voltage source 2 to be lower than a power source voltage Vcc (a low voltage of 0.5V to 1.2V, for example, 0.8V) which determines the electric potential on the high side of the data stored in the memory cell.例文帳に追加

複数のビット線５のうち非選択ビット線のプリチャージ電位は、ＨＰＲ電圧ソース２により、メモリセルに記憶されるデータのハイ側の電位を決定する電源電圧Ｖｃｃ（０．５Ｖ〜１．２Ｖの範囲内の低電圧、例えば０．８Ｖ）よりも低い電位（例えば１／２Ｖｃｃ＝０．４Ｖ）に設定される。 - 特許庁

Relating to a CMOS output circuit where a PMOS 10 and an NMOS 20 are connected in series between a VCC and a VSS, the number of contacts 41 and 51 on the sources 10S and 20S side is less than that of a plurality of contact 42 and 52 on drains 10D and 20D side, on at least one MOS transistor.例文帳に追加

ＰＭＯＳ１０とＮＭＯＳ２０がＶＣＣとＶＳＳとの間に直列に接続されたＣＭＯＳ出力回路における少なくとも一方のＭＯＳトランジスタにおいて、ソース１０Ｓ，２０Ｓ側の複数のコンタクト４１，５１の数を、ドレイン１０Ｄ，２０Ｄ側の複数のコンタクト４２，５２の数よりも少なくしている。 - 特許庁

By supplying a normal positive power supply voltage Vcc to the control terminal of the first n-type transistor and the negative power supply voltage to a control terminal of the second n-type transistor 24, any of high-level positive power supply voltage HV is outputted from a connecting part of the second p-type transistor 20 and the second n-type transistor.例文帳に追加

第１ｎ型トランジスタ１８の制御端に通常正電源電圧Ｖｃｃ、第２ｎ型トランジスタ２４の制御端に負電源電圧Ｖｓｓを供給することで、第２ｐ型トランジスタ２０と第２ｎ型トランジスタ２４の接続部から高レベル正電源電圧ＨＶのいずれかを出力する。 - 特許庁

This insertion of the delay elements 31 to 33 activates the boosting circuit units one by one so that a current from a power supply voltage Vcc can be prevented from concentrating on the circuit element connected closest to the input terminal of the boosting circuit 10, and thereby the boosting circuit having high-voltage-boosting efficiency can be obtained.例文帳に追加

この遅延素子３１〜３３の挿入によって昇圧回路単位が一つずつ活性化されるので、昇圧回路単位１０の入力端子の最も近くに接続された回路素子に電源電圧Ｖｃｃからの電流が集中するのを防ぐことができ、昇圧効率の高い昇圧回路が得られる。 - 特許庁

For example, when "0" information stored in a memory cell 10_0 is read out, an equalizing circuit 30 is turned off, a dummy word line DWL0 is shifted from a precharge level VPP higher than a VCC level to the GND level, and a word line WL0 is shifted from the GND level to the word line activation level VPP.例文帳に追加

例えば、メモリセル１０_０ に記憶された“０”情報を読出す場合、イコライズ回路３０をオフ状態にし、ダミーワード線ＤＷＬ０をＶＣＣレベルよりも高いプリチャージレベルＶＰＰから、ＧＮＤレベルへ遷移させ、ワード線ＷＬ０をＧＮＤレベルからワード線活性化レベルＶＰＰへ遷移させる。 - 特許庁

And detour of the unique short cell by unit of physical link is enabled by providing a means to re-arrange a PVC 41 formed by making the unique short cell connection into a capsule on the cell exchange device 14 and a means to re-arrange unique short cell connection on the VSC-VCC capsule disassembling devices 12, 13, 15, 16.例文帳に追加

そして、独自ショートセルコネクションをカプセル化したＰＶＣ４１をセル交換装置１４上で張り替える手段と、独自ショートセルコネクションをＶＳＣ−ＶＣＣカプセル分解装置１２、１３、１５、１６上で張り替える手段とを設けることで、独自ショートセルを物理リンク単位で迂回することが可能となる。 - 特許庁

A 4-bit digital data train of parallelly superimposing respective 1-bit digital data on the basis of output of the respective sensor elements 22 to 26, and parallelly superimposing a clock pulse signal with a trigger as a reference, is converted into analog voltage having a level of a 2^(3+1) (=16) value between earth voltage '0' and reference voltage VCC.例文帳に追加

各センサ素子２２〜２６の出力に基づく各１ビットディジタルデータをパラレルに重畳し、かつ、トリガを基準とするクロックパルス信号をパラレルに重畳した４ビットディジタルデータ列を、接地電圧“０”と基準電圧ＶＣＣとの間において２^（３＋１）（＝１６）値のレベルを有するアナログ電圧に変換する。 - 特許庁

In this display device, a transistor TR3, which connects a transistor TR2 which drives a light emitting element 8 to a power source Vcc for driving, and a transistor TR5, which sets source voltage Vs of the transistor TR2 which drives the light emitting element 8 to predetermined voltage, are controlled by a ternary common control signal DS.例文帳に追加

本発明は、発光素子８を駆動するトランジスタＴＲ２を駆動用の電源Ｖｃｃに接続するトランジスタＴＲ３と、この発光素子８を駆動するトランジスタＴＲ２のソース電圧Ｖｓを所定電圧にセットするトランジスタＴＲ５とを３値による共通の制御信号ＤＳで制御する。 - 特許庁

An output point of a final stage transistor Tr1 of the drive circuit is connected to a gate terminal G of an IGBT via a gate resistance Rg1, one end of a capacitor Cex is connected to the gate resistance Rg1, and the other end of the capacitor Cex is connected to a power supply Vcc of the drive circuit.例文帳に追加

本発明では、駆動回路の最終段トランジスタＴｒ１の出力点とＩＧＢＴのゲート端子Ｇとの間を、ゲート抵抗Ｒｇ１を介して接続し、ゲート抵抗Ｒｇ１にコンデンサＣｅｘの一端を接続し、コンデンサＣｅｘの他端を駆動回路の電源Ｖｃｃへ接続している。 - 特許庁

The zap circuit 33 includes a power supply terminal VCC connected with a control terminal TC, an input terminal IN connected with the inverting output terminal of the RS flip flop circuit 32c of the overheat protection circuit 32, and an output terminal OUT connected with one input terminal of a NAND circuit 34.例文帳に追加

ザップ回路３３は、制御端子Ｔ_C と接続された電源端子ＶＣＣと、加熱保護回路３２のＲＳフリップフロップ回路３２ｃの反転出力端子と接続された入力端子ＩＮと、ＮＡＮＤ回路３４の一方の入力端子と接続された出力端子ＯＵＴとを有している。 - 特許庁

Switching means QP and QN for controlling a subthreshold current flowing to a circuit (driving circuit) between the circuit and a positive power supply potential Vcc and between the circuit and a ground potential are provided in the circuit that operates mainly at an intermediate potential between the positive power supply potential and the ground potential.例文帳に追加

正の電源電位Ｖｃｃとグランド電位との中間電位を中心に動作を行う回路（駆動回路）に対して、回路と正の電源電位との間及び回路とグランド電位との間に回路に流れるサブスレッショルド電流を制御するためのスイッチ手段Ｑ_P、Ｑ_Nを設け、上記スイッチ手段は選択機能を有する。 - 特許庁

The device has a drain electrode of a HNMOS transistor 4 connected to a gate electrode of an NMOS transistor 21 and is so configured that a logic circuit voltage VCC is given to the drain electrode of the NMOS transistor 21 through a resistance 32 and a ground potential is given to a source electrode of the NMOS transistor 21.例文帳に追加

ＨＮＭＯＳトランジスタ４のドレイン電極を、ＮＭＯＳトランジスタ２１のゲート電極に接続し、ＮＭＯＳトランジスタ２１のドレイン電極には抵抗３２を介してロジック回路電圧ＶＣＣが与えられる構成とし、ＮＭＯＳトランジスタ２１のソース電極は接地電位が与えられる構成としている。 - 特許庁

However, even if the external power source voltage Vcc is higher than the internal power source voltage Vdd in the initial step of the voltage boosting process, this first capacitive element C5 suppresses the flow of a current from a second terminal G2 of a thyristor rectifying circuit 110 to the internal power source voltage supply line Vdd.例文帳に追加

しかし、この第１の容量素子Ｃ５は、昇圧工程の初期段階において、外部電源電圧Ｖｃｃの方が、内部電圧Ｖｄｄより高くなる場合でも、電流がサイリスタ整流回路１１０の第２の端子Ｇ２から内部電源電圧供給線Ｖｄｄへ流れるのを抑止する。 - 特許庁

When driving a non-display part in the case of changing over the display mode in the dual image display, the timing for controlling the output current capability of the source driver is delayed by controlling the image display signal control circuit and the timing signal oscillation circuit, and an operation start point of a counter voltage control signal VCC is also delayed.例文帳に追加

二画面表示での表示モード切換時に非表示部分を駆動する際に、画像表示信号制御回路とタイミング信号発生回路１２Ａを制御し、ソースドライバの出力電流能力を抑制するタイミングを遅延すると共に、対向電圧制御信号ＶＣＣの動作開始ポイントを遅延させる。 - 特許庁

Moreover, the device is provided with a circuit for monitoring a noise amount of the power supply systems VCC, VSS for the output buffers BF11 to BF15, variable delay circuits are employed for the delay circuits DLY11 to DLY14 and the delay times are adjusted on the basis of a result of the monitoring so as to stably maintain a low noise state.例文帳に追加

また、各出力バッファＢＦ１１〜ＢＦ１５の電源系ＶＣＣ，ＶＳＳのノイズ量を監視する回路を設け、各遅延回路ＤＬＹ１１〜ＤＬＹ１４を、可変遅延回路とし、その遅延時間の調整を監視結果に基づいて行うことで、低ノイズを安定して維持することが可能となる。 - 特許庁

A controller 148 controls a power supply circuit 149 to make the power supply circuit 149 start supply of a power source Vcc for the B-CAS card 30 when the B-CAS card 30 is inserted into a B-CAS card slot 130 and the TV tuner 140 receives the receiving request from the software.例文帳に追加

コントローラ１４８は、Ｂ−ＣＡＳカード３０がＢ−ＣＡＳカードスロット１３０に装着されており、ＴＶチューナ１４０がソフトウェアからの受信要求を受けとった場合、電源回路１４９を制御して電源回路１４９にＢ−ＣＡＳカード３０用の電源Ｖｃｃの供給を開始させる。 - 特許庁

The number of output terminals of a driver circuit IC necessary for driving the auxiliary capacitor lines VCs(n) has to be equal to the number of capacitor control lines VCc(k) which is smaller than the number of the auxiliary capacitor lines VCs(n), and accordingly, the chip size can be reduced and the whole device can be made small in size.例文帳に追加

補助容量線ＶＣｓ（ｎ）を駆動するために必要なドライバ回路ＩＣの出力端子は補助容量線ＶＣｓ（ｎ）の数よりも少ない容量制御線ＶＣｃ（ｋ）の数相当あればよいから、その分、チップサイズの縮小を図ることができ、すなわち表示装置全体の小型化を図ることができる。 - 特許庁

The output point of the final stage transistor Tr1 of the drive circuit and the gate terminal G of an IGBT are connected through a gate resistor Rg1, one end of a capacitor Cex is connected to the gate resistor Rg1, and the other end of the capacitor Cex is connected to the power source Vcc of the drive circuit.例文帳に追加

本発明では、駆動回路の最終段トランジスタＴｒ１の出力点とＩＧＢＴのゲート端子Ｇとの間を、ゲート抵抗Ｒｇ１を介して接続し、ゲート抵抗Ｒｇ１にコンデンサＣｅｘの一端を接続し、コンデンサＣｅｘの他端を駆動回路の電源Ｖｃｃへ接続している。 - 特許庁

The control circuit 9A is equipped with a driving circuit 17, which drives the switching element 8, and a peak current control circuit 15A, which controls the driving circuit 17 so that a peak of the current flowing to the switching element 8 may be smaller than that in a usual mode, when the auxiliary power voltage Vcc is small in intermittent operation.例文帳に追加

制御回路９Ａは、スイッチング素子８を駆動する駆動回路１７と、間欠動作時において補助電源電圧Ｖｃｃが小さい場合、スイッチング素子８に流れる電流のピークが通常モード時より小さくなるように駆動回路１７を制御するピーク電流制御回路１５Ａとを備える。 - 特許庁

The motor controller CTL has: a closed circuit including a DC motor M; an MOSFET disposed between the closed circuit and a ground line; a driving section outputting a driving pulse DV to control ON/OFF of the MOSFET; and a power supply section 1 for generating a power supply voltage Vcc based on an external power supply.例文帳に追加

直流モータＭを含む閉回路と、この閉回路とグランドラインの間に配置されたＭＯＳＦＥＴと、駆動パルスＤＶを出力してＭＯＳＦＥＴをＯＮ／ＯＦＦ制御する駆動部と、外部電源に基づいて電源電圧Ｖｃｃを生成する電源部１と、を有するモータ制御装置ＣＴＬである。 - 特許庁