「VCc」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

A data write-in current control circuit 51 can control easily a direction of a data write-in current flowing in a pair of bit lines as a going and returning current in accordance with a level of write-in data by setting each of data lines IO and /IO to each one side of a high potential state (Vcc) and a low potential state (Vss).例文帳に追加

データ書込電流制御回路５１は、データ線ＩＯおよび／ＩＯのそれぞれを高電位状態（Ｖｃｃ）および低電位状態（Ｖｓｓ）の一方ずつに設定することにより、往復電流としてビット線対を流れるデータ書込電流の方向を書込データのレベルに応じて簡易に制御できる。 - 特許庁

When an external power supply voltage VCC is low, the voltage Vcomp inputted into the detection circuit 20 becomes the output voltage Vpump of the dummy circuit 10 having the same output characteristics as the pump circuit 25, instead of a reference voltage Vref, so that the pump activation signals PEN will not be generated.例文帳に追加

外部電源電圧ＶＣＣが低電圧の場合には、検知回路２０に入力される電圧Ｖｃｏｍｐは、基準電圧Ｖｒｅｆの代わりにポンプ回路２５と同様の出力特性を有するダミーポンプ回路１０の出力電圧Ｖｐｕｍｐとなるためポンプ活性信号ＰＥＮは生成されない。 - 特許庁

In the drive system of the EL display panel having a pixel structure and a wiring structure corresponding to an active matrix drive system, power lines for supplying a drive current to the EL light emitting element of each pixel area are driven by the binary potentials of a high potential Vcc and a low potential Vss in every one horizontal scanning period.例文帳に追加

アクティブマトリクス駆動方式に対応した画素構造及び配線構造を有するＥＬ表示パネルの駆動方式として、各画素領域のＥＬ発光素子に駆動電流を供給する電源線を、１水平走査期間毎に高電位と低電位の２値の電位で駆動する方法を提案する。 - 特許庁

The problems are solved by a system that is used in the three-dimensional computer graphics and includes an initial vertex buffer store (Primary Vertex Cache Store, PVC), a vertex processing unit (VPU), a secondary vertex cache store (SVC), a primitive engine (PE), a fixed primitive assembly (FPA) and a vertex cache controller (VCC), or the like.例文帳に追加

上記課題は，３次元コンピュータグラフィックスに用いられるシステムであって，初期頂点バッファストア（Primary Vertex Cache Store, ＰＶＣ）と，頂点プロセッシングユニット（ＶＰＵ）と，第2の頂点キャッシュストア（ＳＶＣ）と，プリミティブエンジン（ＰＥ）と，固定プリミティブアセンブリ（ＦＰＡ）と，頂点キャッシュ制御装置（ＶＣＣ）とを具備するシステムなどにより解決される。 - 特許庁

Even if the set voltages of the pair of DC power-receiving terminals 3a and 3b are switched, the rectification controller 6 controls so that a first reference voltage Vcc is surely supplied to a power supply terminal 4p of the control circuit 4, and a second reference voltage Vss is surely supplied to a ground terminal 4g of the control circuit 4.例文帳に追加

一対の直流受電端子３ａ，３ｂの設定電圧が入れ替わっても、制御回路部４の電源端子４ｐには、必ず第１の基準電圧Ｖccが供給されて、制御回路部４の接地端子４ｇには、必ず第２の基準電圧Ｖssが供給されるように整流制御部６で制御する。 - 特許庁

The power separation section 16, receiving the detection signal K, stops the generation of the inner power source voltage VDD, and electrically cuts off the power source voltage VCC which is a power source, then discharges charges stored in the capacitor 17 to be supplied to the memory as the inner power source voltage VDD.例文帳に追加

電源供給切り離し部１６は、検出信号Ｋを受けると、内部電源電圧ＶＤＤの生成を停止するとともに、供給源である電源電圧ＶＣＣを電気的に切り離すとともに、キャパシタ１７に蓄積されていた電荷を放電し、内部電源電圧ＶＤＤとして記憶部に供給する。 - 特許庁

Each of input/output buffer cells 2 and 3 which are arranged around the chip of the semiconductor integrated circuit is provided with power supply pads 6 and 7 that receive at least either of first power supply voltage Vcc and second power supply voltage Vss to be supplied to an output buffer circuit 4, from the outside of the chip.例文帳に追加

半導体集積回路のチップ周辺部に複数配置する入出力バッファセル２，３の夫々が、出力バッファ回路４に供給すべき第１電源電圧Ｖｃｃと第２電源電圧Ｖｓｓの少なくとも何れか一方の電源電圧をチップ外部から受け取るための電源パッド６，７を備える。 - 特許庁

The voltage supply circuit 70 receives a test mode signal TE of a H level and supplies the threshold value voltage of the N channel MOS transistor 73 to the node 38 connected to a cell Vcc line of a memory cell MC 11, and receives a test mode signal TE of a L level, and supplies external power source voltage to the node 38.例文帳に追加

電圧供給回路７０は、Ｈレベルのテストモード信号ＴＥを受けてメモリセルＭＣ１１のセルＶｃｃ線に接続されたノード３８にＮチャネルＭＯＳトランジスタ７３のしきい値電圧を供給し、Ｌレベルのテストモード信号ＴＥを受けてノード３８に外部電源電圧を供給する。 - 特許庁

This driver circuit for inputting a logical signal X with a low potential side power source as a reference, and for generating a logical signal Y by using a high potential side power source Vcc is configured of a level shift circuit 10, an output circuit 20, a first detection control circuit 30, and a second detection control circuit 40.例文帳に追加

低電位側電源を基準とした論理信号Ｘが入力されて、高電位側電源Ｖｃｃを基準とした論理信号Ｙを生成するドライバ回路であり、レベルシフト回路１０、出力回路２０、第１の検出制御回路３０、および第２の検出制御回路４０から構成される。 - 特許庁

One scanning line in the first scanning line WS, the second scanning line AZ1, the third scanning line AZ2 and the fourth scanning line DS is used in common as one power supply line in a plurality of power supply lines to supply the first potential Vss1, the second potential Vss2 and the third potential Vcc necessary for the operation of the pixel circuit 2.例文帳に追加

第１走査線ＷＳ、第２走査線ＡＺ１、第３走査線ＡＺ２及び第４走査線ＤＳの内いずれか一の走査線が、画素回路２の動作に必要な第１電位Ｖｓｓ１、第２電位Ｖｓｓ２及び第３電位Ｖｃｃを供給する複数の電源線の内一の電源線と兼用されている。 - 特許庁

When a state of a power supply of a set (distribution circuit) is in an on state, that is, a voltage of a level Vcc is applied to the set, a signal given to an input terminal 11 is throughout outputted from an output terminal 12, and a buffer of a transistor 16 outputs (distributes) the signal from an output terminal 17.例文帳に追加

セットの電源の状態がオン状態の場合、即ち、レベルＶｃｃの電圧が印加されている場合、入力端子１１に入力された信号は、スルーアウトして出力端子１２から出力されるとともに、トランジスタ１６のバッファにより、出力端子１７からも出力される（分配される）。 - 特許庁

Then, a comparator IC1 compares the voltage level of the charge voltage of the capacitor C1 with the voltage level of the reference voltage of the plus input terminal of a comparator IC1 obtained by dividing VCC with a resistor R4 and a resistor R5, and a signal geared to the comparison results is outputted via an output terminal 51.例文帳に追加

そして、コンパレータＩＣ１において、コンデンサＣ１の充電電圧の電圧レベルと、ＶＣＣを抵抗Ｒ４および抵抗Ｒ５で抵抗分割したコンパレータＩＣ１のプラス入力端子の基準電圧の電圧レベルとが比較され、該比較結果に応じた信号が出力端子５１を介して出力される。 - 特許庁

A step-down power supply part 8 for generating an internal power source voltage VDDP provided in a flash memory 1 outputs the internal power supply voltage VDDP to a control system circuit 5 by a first step-down power supply circuit 19 in a normal operation mode when about 3. 3V is supplied from the outside as a power supply voltage VCC.例文帳に追加

フラッシュメモリ１に設けられた内部電源電圧ＶＤＤＰを生成する降圧電源部８は、外部から電源電圧ＶＣＣとして、３．３Ｖ程度が供給された場合、通常動作時は、第１降圧電源回路１９によって内部電源電圧ＶＤＤＰが制御系回路５に出力される。 - 特許庁

This buffer circuit connects a current limitation element 8 between the source of an N channel MOS transistor 7 of an initial stage inverter 1 and the line of ground potential GND, and connects a current limitation element 9 between the source of a P channel MOS transistor 10 of an initial stage inverter 2 and the line of power supply potential VCC.例文帳に追加

バッファ回路において、初段インバータ１のＮチャネルＭＯＳトランジスタ７のソースと接地電位ＧＮＤのラインとの間に電流制限素子８を接続し、初段インバータ２のＰチャネルＭＯＳトランジスタ１０のソースと電源電位ＶＣＣのラインとの間に電流制限素子９を接続する。 - 特許庁

In operation, a column select signal YR is controlled and when a column read out amplifier uses an N-channel path transistor, this signal is driven below VSS in the sleep mode; when a P-channel device is used instead, the signal is driven to the source voltage level of VCC.例文帳に追加

動作時に列選択信号ＹＲが制御され、列読出し増幅器でＮチャネルパストランジスタが使用される場合には、スリープモード中にこの信号がＶＳＳ未満で駆動されるようにし、代わりにＰチャネル装置が使用される場合には、この信号がＶＣＣの電源電圧レベルに駆動されるようにする。 - 特許庁

Since the strobe signal is inputted regardless of lighting/unlighting of each LED element 20, a constant current flows through the internal circuit of the optical writing head at all times and the voltage VCC of a power supply unit 22 is not varied by the number of LED elements 20 currently emitting light.例文帳に追加

これにより各ＬＥＤ素子２０の点灯の有／無に関係なく、ストローブ信号が入力されることにより、常に一定の電流が光書込みヘッドの内部回路に流れることになり、電源ユニット２２の電圧ＶＣＣがＬＥＤ素子２０の発光個数により変動するということがなくなる。 - 特許庁

The semiconductor circuit is provided with a selective output circuit (1, 71, 81) that responds to a control signal (SELB) to selectively output a data signal (DATAIN) to a data signal line (9) and with a precharge circuit (2, 61) that pre-charges the data signal line (9) to a 1st level (VCC), in response to the control signal (SELB).例文帳に追加

本発明による半導体回路は、制御信号（ＳＥＬＢ）に応答して、データ信号（ＤＡＴＡＩＮ）をデータ信号線（９）に選択的に出力する選択出力回路（１、７１、８１）と、制御信号（ＳＥＬＢ）に応答してデータ信号線（９）を第１電位（Ｖ_ＣＣ）にプリチャージするプリチャージ回路（２、６１）とを具備する。 - 特許庁

A drive circuit 10 outputs an output voltage VOUT1 that is, as a driving signal, at "H" (on level) determined by a supply voltage VCC or at "L" (off level) determined by a ground voltage GND, from an inverter G4 to a gate of a semiconductor device Q1 on the basis of a control signal S11 given from an input circuit 11.例文帳に追加

ドライブ回路１０は、入力回路１１より得られる制御信号Ｓ１１に基づき、インバータＧ４から電源電圧ＶＣＣにより決定される“Ｈ”（オンレベル）、あるいは接地電圧ＧＮＤにより決定される“Ｌ”（オフレベル）の出力電圧ＶＯＵＴ１を駆動信号として半導体デバイスＱ１のゲートに出力する。 - 特許庁

When an NPN output photoelectric switch is connected, the shield terminal 55 connected to a shield member 47 continuous with a high-potential side input line 44 of 24 V also becomes nearly 24 V, nearly 24 V voltage is applied to a relay coil 58, and relay contacts 61 and 62 ON-operate to electrically connect the signal input terminal 54 to the side of a Vcc terminal 52.例文帳に追加

ＮＰＮ出力光電スイッチを連結すると、２４Ｖの高電位側入力線４４に連なるシールド部材４７に接続されるシールド用端子５５も略２４Ｖになり、リレーコイル５８に略２４Ｖの電圧が印加されリレー接点６１，６２がオン動作して信号入力端子５４がＶcc端子５２側に電気的に接続される。 - 特許庁

In at least one of the MOS transistors of a CMOS output circuit in which a PMOS 10 and an NMOS 20 are series-connected between VCC and VSS, the number of a plurality of contacts 41, 51 series-connected to source 10S, 20S sides is made smaller than the number of a plurality of contacts 42, 52 series-connected to drain 10D, 20D sides.例文帳に追加

ＰＭＯＳ１０とＮＭＯＳ２０がＶＣＣとＶＳＳとの間に直列に接続されたＣＭＯＳ出力回路における少なくとも一方のＭＯＳトランジスタにおいて、ソース１０Ｓ，２０Ｓ側に直列に複数個配置されたコンタクト４１，５１の数を、ドレイン１０Ｄ，２０Ｄ側に直列に複数個配置されたコンタクト４２，５２の数よりも少なくしている。 - 特許庁

Power supply potential lines VCCL101 to VCCL10n in n columns for supplying a supply voltage Vcc and precharge potential lines VPCL101 to VPCL10n in n columns for supplying a reference voltage Vpc for performing offset cancel are wired in the same direction so as to be parallel to signal lines SGL101 to SGL10n.例文帳に追加

電源電圧Ｖｃｃを供給するｎ列分の電源電位線ＶＣＣＬ１０１〜ＶＣＣＬ１０ｎと、オフセットキャンセルを行うための基準電圧Ｖｐｃを供給するためのｎ列分のプリチャージ電位線ＶＰＣＬ１０１〜ＶＰＣＬ１０ｎを信号線ＳＧＬ１０１〜ＳＧＬ１０ｎの並行するように同一方向に配線している。 - 特許庁

When instantaneous power interruption and the like are caused in power source voltage VDD and drop voltage power source voltage Vcc is made lower than comparison reference voltage VLR, a low level signal is outputted from a differential amplifier AP3, a transistor TP7 is turned on, a transistor TP8 is turned off, a first drop voltage circuit 19 generates drop voltage power source voltage VDL from drop voltage power source voltage VCL.例文帳に追加

電源電圧Ｖ_DDに瞬間停電などが発生し、降圧電源電圧Ｖ_CLが比較基準電圧Ｖ_LRよりも低くなると、差動アンプＡＰ３からローレベル信号が出力され、トランジスタＴＰ７がＯＮ、トランジスタＴＰ８がＯＦＦとなり、第１降圧電圧回路１９は降圧電源電圧Ｖ_CLから降圧電源電圧Ｖ_DLを生成する。 - 特許庁

A semiconductor memory device 20 is provided with a voltage control circuit 23 for restoration used to supply a first internal voltage VINT which is lower than an external power-supply voltage Vcc, a second internal voltage VINTs1 which is lower than the first internal voltage VINT, and a third internal voltage VINTs2 which is lower than the first internal voltage VINT and which is higher than the second internal voltage VINTs1.例文帳に追加

半導体記憶装置２０は、外部電源電圧(Ｖcc)よりも低い第１の内部電圧ＶINT、第１の内部電圧ＶINTよりも低い第２の内部電圧ＶINTS１、及び、第１の内部電圧ＶINT以下で第２の内部電圧ＶINTS１よりも高い第３の内部電圧ＶINTS２を供給するリストア用電圧制御回路２３を有している。 - 特許庁

It is further equipped with a second and a third voltage converting circuit CHP 2, CHP 3 that boost a power source voltage Vcc to generate the second and the third output power source voltage Vout 2, Vout 3, and equipped with a first voltage converting circuit CHP 1 that boosts the second output power source voltage Vout 2 to output a prescribed first output power source voltage Vout 1.例文帳に追加

電源電圧Ｖｃｃを昇圧して第２、第３出力電源電圧Ｖｏｕｔ２、Ｖｏｕｔ３を発生する第２、第３電圧変換回路ＣＨＰ２、ＣＨＰ３と、第２出力電源電圧Ｖｏｕｔ２を昇圧して、所定の第１出力電源電圧Ｖｏｕｔ１を出力する第１電圧変換回路ＣＨＰ１とを備える。 - 特許庁

Further, a base bias circuit consisting of a resistor R1 and a resistor R2 to the bases of the transistors Q1 and Q2 for oscillation, a crystal vibrator Y1 is inserted and connected between the bases of the transistors Q1 and Q2 for oscillation and ground, and in addition, the collectors of the transistors Q1 and Q2 for oscillation are connected to a power supply voltage Vcc line.例文帳に追加

更に、発振用トランジスタＱ１、Ｑ２のベースに抵抗Ｒ１及び抵抗Ｒ２とから成るベースバイアス回路を接続すると共に、発振用トランジスタＱ１、Ｑ２のベース・接地間に水晶振動子Ｙ１を挿入接続し、更に、発振用トランジスタＱ１、Ｑ２のコレクタと電源電圧Ｖｃｃラインと接続したものである。 - 特許庁

An interface control circuit 2 inputs information (supply voltage range information) showing the range of a source voltage (Vcc) supplied to itself from outside and decides whether or not the voltage range specified by the information meets the operation guarantee voltage and when not, signal input to and output from the outside are cut off.例文帳に追加

自分自身に供給される電源電圧（Ｖｃｃ）の範囲を示す情報（供給電圧範囲情報）を外部から入力し、その情報で特定される電圧範囲が動作保証電圧を満足するか否かをインタフェース制御回路（２）が判定し、動作保証電圧を満足しないとき外部との信号入出力を遮断する。 - 特許庁

In the allotter 1 for a ground wave TV broadcast, a power-supply voltage VCC of an amplifier 7 is imparted from the outside through an RF output terminal 4, and a control signal ϕC for controlling switches 5 and 6 changing over whether or not a high-frequency signal is amplified by the amplifier 7 is imparted from the outside through the RF output terminal 3.例文帳に追加

この地上波ＴＶ放送用分配器１では、増幅回路７の電源電圧ＶＣＣをＲＦ出力端子４を介して外部から与え、増幅回路７によって高周波信号を増幅するか否かを切換えるスイッチ５，６を制御するための制御信号φＣをＲＦ出力端子３を介して外部から与える。 - 特許庁

Further, when converting a comparison result in phase between an output signal of the current controlled oscillation circuit and the reference signal into oscillation frequency control voltage, upper limit voltage closer to an output of a regulator is limited in place of a positive voltage power supply Vcc common to the circuit to thereby prevent the voltage from moving to a saturation area that is an upper side of the linear area.例文帳に追加

さらに、電流制御型発振回路の出力信号と基準信号との位相の比較結果を発振周波数制御電圧に変換する際に、回路共通の正電圧電源Ｖccに代えてレギュレータの出力によりの上限電圧を制限することで、直線領域より上側の飽和領域にが移動しないようにする。 - 特許庁

When temperatures of the switching elements 21 to 22, 34 to 39 detected by the temperature sensitive diodes 41 exceed preset thresholds, a drive control unit 43 lowers an output voltage Vcc of the step-up/down converter 12 (hereinafter called a boosting voltage) to a voltage value (prescribed value) which can secure a blocking tolerated dose of each switching element 21 to 22, 34 to 39 at the highest use temperature.例文帳に追加

感温ダイオード４１で検出された各スイッチング素子２１〜２２，３４〜３９の温度が予め定められた閾値を超えた場合に、駆動制御部４３で、昇降圧コンバータ１２の出力電圧（以降、昇圧電圧と称す）Ｖｃｃを、各スイッチング素子２１〜２２，３４〜３９の最高使用温度時の遮断耐量を確保できる電圧値（所定値）まで下げる。 - 特許庁

After a control section 32 writes data in a memory cell 31 of a non-volatile memory with the rated voltage output of a charge pump circuit 26, the section 32 switches a selector 27, applies the prescribed stress voltage Vcc being lower than the rating voltage to an oxide film O1 between a floating gate FG1 and a drain D1 of the cell and accelerates disappearance of data.例文帳に追加

制御部３２は、不揮発性メモリのメモリセル３１に対しチャージポンプ回路２６の定格電圧出力でデータを書き込んだ後、セレクタ２７を切り換えて該当セルのフローティングゲートＦＧ１とドレインＤ１間の酸化膜Ｏ１に定格電圧より低い所定のストレス電圧Ｖｃｃを印加してデータの消失を加速させる。 - 特許庁

The audio reproducing system has multiple amplifiers 52, 56, each with power supply inputs Vcc, pin 3 and audio inputs pins 7, 11, and outputs pins 4 and 2, for driving audio speakers according to a selected one of at least two modes of operation in which a selection of the audio speakers and/or a required power output of the audio speakers differ between the modes.例文帳に追加

オーディオシステムは、オーディオスピーカの選択及び／又はオーディオスピーカの要求電力出力がモード間で異なる、少なくとも２つの動作モードのうちの選択された１つに従いオーディオスピーカを駆動するために、電力供給入力Ｖcc，pin3、オーディオ入力pin7，pin11及び出力pin4，pin2を有する複数の増幅器５２，５６を有する。 - 特許庁

It is further equipped with; first and third voltage converting circuit CHP1 and CHP3 that boost a power source voltage Vcc to generate first and third output power source voltages Vout1 and Vout3; and a second voltage converting circuit CHP2 that lowers the highest voltage V0 on the high voltage side to output a prescribed second output power source voltage Vout2.例文帳に追加

電源電圧Ｖｃｃを昇圧して第１、第３出力電源電圧Ｖｏｕｔ１、Ｖｏｕｔ３を発生する第１、第３電圧変換回路ＣＨＰ１、ＣＨＰ３と、高電圧側の最も高い電圧Ｖ０を降圧して、所定の第２出力電源電圧Ｖｏｕｔ２を出力する第２電圧変換回路ＣＨＰ２とを備える。 - 特許庁

A prescribed power supply voltage VDD is generated by a voltage generation circuit 14 which receives power supply voltage VCC from an external power supply 17, and supplied to a plurality of external loads 18 via a power supply stabilization circuit 15 through an output terminal 16, besides the power supply voltage VDD is also supplied to a control circuit 13 for executing various types of control.例文帳に追加

外部電源１７からの電源電圧ＶＣＣを受けた電圧生成回路１４により所定の電源電圧ＶＤＤが生成され、電源安定化回路１５及び出力端子１６を介して複数の外部負荷１８に供給されると共に、電源電圧ＶＤＤが制御回路１３にも供給されて各種の制御が実行される。 - 特許庁

The potential of the voltage source VCC is compared with the potential of an LCD power source VLCD, the higher potential is selected as a power source VCCMAX and fed to the substrate potentials of Pch transistors 5, 7, 14 and 16, and a control signal converted into the voltage level of the power source VCCMAX is inputted to the gates of the transistors 5, 7, 14 and 16.例文帳に追加

電圧源ＶＣＣの電位とＬＣＤ電源ＶＬＣＤの電位を比較して高い方を電源ＶＣＣＭＡＸとして選択してＰｃｈトランジスタ５，７，１４，１６の基板電位に供給し、Ｐｃｈトランジスタ５，７，１４，１６のゲートには電源ＶＣＣＭＡＸの電圧レベルに変換した制御信号が入力されるように構成した。 - 特許庁

In addition, the resonance circuit 20 has a piezoelectric oscillator connected to piezoelectric oscillator connection terminals X1 and X2, capacitors C1 and C2 connected between the piezoelectric oscillator connection terminals X1 and X2, and the ground G, a capacitor C3 connected between the drain of the PMOS transistor 6 and a power supply Vcc, a resistance R, and an oscillation stage transistor Tr1.例文帳に追加

尚、共振回路２０は、圧電振動子接続端子Ｘ１、Ｘ２に接続された圧電振動子と、圧電振動子接続端子Ｘ１、Ｘ２とグランドＧ間に接続されたコンデンサＣ１、Ｃ２と、ＰＭＯＳトランジスタ６のドレインと電源Ｖｃｃ間に接続されたコンデンサＣ３と、抵抗Ｒと、発振段トランジスタＴｒ１と、を備えている。 - 特許庁

Thereafter, when returning the supply line DS from the low potential Vss to the high pressure potential Vcc and when the signal line SL is in the reference potential Vofs, correction operation of discharging a holding capacitor C1 is performed such that the sampling transistor T1 is turned on according to the control signal and that the source voltage of the driving transistor T2 increases toward a threshold voltage Vth thereof.例文帳に追加

この後給電線ＤＳを低電位Ｖｓｓから高電位Ｖｃｃに戻し且つ信号線ＳＬが基準電位Ｖｏｆｓのとき、サンプリング用トランジスタＴ１が制御信号に応じてオンして駆動用トランジスタＴ２のソース電圧がその閾電圧Ｖｔｈに向かって上がるように保持容量Ｃ１を放電する補正動作を行う。 - 特許庁

In a semiconductor device wherein a Q output terminal part of an RS flip flop circuit and an input terminal part of a NOR circuit consisting of a Pch MOS transistor and an Nch MOS transistor are connected, a flip flip is provided which has a circuit for stopping the output terminal part from having an H output when turning on the circuit power source Vcc.例文帳に追加

ＲＳフリップフロップ回路のＱ出力端子部と、ＰｃｈＭＯＳトランジスタとＮｃｈＭＯＳトランジスタとで構成されるＮＯＴ回路の入力端子部とを接続した半導体装置において、回路電源Ｖｃｃ投入時に前記出力端子部がＨ出力となるのを阻止する回路を備えたことを特徴とするフリップフロップを提供する。 - 特許庁

Provided are 2nd and 3rd voltage converting circuits CHP2 and CHP3 which step up a power source voltage Vcc to generate 2nd and 3rd power source voltages Vout2 and Vout3 and a 1st voltage converting circuit CHP1 which steps up the 2nd output power source voltage Vout2 and outputs a specified 1st output power source voltage Vout1.例文帳に追加

電源電圧Ｖｃｃを昇圧して第２、第３出力電源電圧Ｖｏｕｔ２、Ｖｏｕｔ３を発生する第２、第３電圧変換回路ＣＨＰ２、ＣＨＰ３と、第２出力電源電圧Ｖｏｕｔ２を昇圧して、所定の第１出力電源電圧Ｖｏｕｔ１を出力する第１電圧変換回路ＣＨＰ１とを備える。 - 特許庁

A switching transistor Tr4 is turned on in response to a control signal DS supplied from a scanning line DS prior to the sampling period and connects the driving transistor Trd to a potential Vcc, and thereby, makes a storage capacitor hold a voltage corresponding to the threshold voltage Vth of the driving transistor Trd and corrects influences of the threshold voltage Vth.例文帳に追加

スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち走査線ＤＳから供給される制御信号ＤＳに応じオンして駆動トランジスタＴｒｄを電位Ｖｃｃに接続し、以って駆動トランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。 - 特許庁

In the semiconductor integrated circuit, the regulator 20 is provided with an output transistor for outputting an internal power supply voltage VDD from an external power supply voltage VCC by negative feedback control, and a charge pump circuit for forming a voltage for gradually increasing the output current of the output transistor before the activation of the negative feedback control when the external power supply voltage is supplied.例文帳に追加

本発明のレギュレータ（２０）は、負帰還制御によって外部電源電圧（ＶＣＣ）から内部電源電圧（ＶＤＤ）を出力する出力トランジスタと、外部電源電圧が投入されたとき負帰還制御が活性化される前の前記出力トランジスタの出力電流を漸増するための電圧を形成するチャージポンプ回路とを有する。 - 特許庁

A local decoder 100 controlling activation of each word line WL comprises a transistor 101 connected between a node N0 and N2, a transistor 103 connected between power source voltage and the node N0, and an inverter 105 driving a word line with power source voltage Vcc or ground voltage Vss in accordance with voltage of the node N0.例文帳に追加

各ワード線ＷＬの活性化を制御するローカルデコーダ１００は、ノードＮ０およびＮ２の間に接続されるトランジスタ１０１と、電源電圧ＶｃｃおよびノードＮ０の間に接続されるトランジスタ１０３と、ノードＮ０の電圧に応じてワード線を電源電圧Ｖｃｃまたは接地電圧Ｖｓｓで駆動するインバータ１０５とを含む。 - 特許庁

A short SW43 is provided for short-circuiting between the input side and the output side of a booster circuit 42 boosting a power supply voltage VCC supplied from the positive electrode side of a battery cell Vc5 to a drive voltage VCC1 for driving a MOS transistor in a buffer amplifier 30 in a saturation region to be supplied as a drive voltage.例文帳に追加

電池セルＶｃ５の正極側から供給される電源電圧ＶＣＣをバッファアンプ３０内のＭＯＳトランジスタを飽和領域で駆動させることができる駆動電圧ＶＣＣ１に昇圧して駆動電圧として供給する昇圧回路４２の入力側と出力側とを短絡させるショートＳＷ４３を備える。 - 特許庁

A first cascade circuit cascade connecting first and second transistors 102 and 104 and a second cascade circuit cascade connecting third and fourth transistors 106 and 108 are parallel connected between a driving power source (VCC) and a constant current source 120 and the pulse signals of polarities inverted by differential buffers 112 and 114 are supplied to the base of each of transistors.例文帳に追加

第１、第２トランジスタ１０２、１０４を縦に接続した第１縦列回路と、第３、第４トランジスタ１０６、１０８を縦に接続した第２縦列回路とを駆動電源（Ｖｃｃ）と定電流源１２０との間に並列に接続し、各トランジスタのベースに差動バッファ１１２、１１４による逆極性のパルス信号を供給する。 - 特許庁

A comparator 21a compares the signal for voltage adjustment of a D/A converter and a reference voltage VREF2, and when the voltage level of a power supply voltage VCC declines and the signal for the voltage adjustment becomes equal to or more than the reference voltage VREF2, performs control so as to input the reference voltage VREF2 to an error amplifier 19 as a voltage Vadj for the voltage adjustment.例文帳に追加

比較器２１ａは、Ｄ／Ａ変換器の電圧調整用信号と参照電圧ＶＲＥＦ２とを比較し、電源電圧ＶＣＣの電圧レベルが低下して電圧調整用信号が参照電圧ＶＲＥＦ２以上になると、参照電圧ＶＲＥＦ２を電圧調整用電圧Ｖａｄｊとしてエラーアンプ１９に入力するよう制御する。 - 特許庁

It is further equipped with a first and a third voltage converting circuit CHP1, CHP3 that boost a power source voltage Vcc to generate the first and the third output power source voltage Vout1, Vout3, and equipped with a second voltage converting circuit CHP2 that lowers the highest voltage V0 on the high voltage side to output a prescribed second output power source voltage Vout2.例文帳に追加

電源電圧Ｖｃｃを昇圧して第１、第３出力電源電圧Ｖｏｕｔ１、Ｖｏｕｔ３を発生する第１、第３電圧変換回路ＣＨＰ１、ＣＨＰ３と、高電圧側の最も高い電圧Ｖ０を降圧して、所定の第２出力電源電圧Ｖｏｕｔ２を出力する第２電圧変換回路ＣＨＰ２とを備える。 - 特許庁