「bit interleave」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

An interleave setting unit 6 designates an output sequence of the obtained coded data of each bit plane.例文帳に追加

得られる各ビットプレーン符号化データの出力順をインタリーブ設定器６で指定する。 - 特許庁

To provide a bit interleave circuit and a bit de-interleave circuit in which deterioration in error is prevented and power consumption is reduced by adopting a low processing speed or the like.例文帳に追加

本発明の課題は、誤りの劣化を防止すること及び動作速度を低速化して消費電力を削減すること等を実現するビットインタリーブ回路及びビットデインタリーブ回路を提供することである。 - 特許庁

A bit interleave step comprises a bit demultiplexing DMXS for extracting bit sequence Bsj, a sequence interleave SRIS for reordering a bit of each sequence Bsj, a sequence interleave SRIS for reordering a bit of each sequence Bsj, a sequence strage and segmentation SQSS for dividing interleaved each sequence Isqj into continuous segment Psgj, and a segment shift SGS for carrying out cyclic shifts of the segment Psgj.例文帳に追加

ビットインターリーブステップは、ビット系列Ｂｓｊを抽出するためのビットデマルチプレクシングＤＭＸＳと、各系列Ｂｓｊのビットを並べ替えるための系列インターリーブＳＲＩＳと、インターリーブされた各系列Ｉｓｑｊを連続したセグメントＰｓｇｊに分割するための系列格納およびセグメント化ＳＱＳＳと、セグメントＰｓｇｊを循環シフトするためのセグメントシフトＳＧＳとを含む。 - 特許庁

A small-sized bit interleaver 11a smaller than a conventional bit interleaver is used to divide bit streams into N sets and to implement bit interleave processing and subsequent primary modulation processing in a primary modulation unit 12a.例文帳に追加

従来のビットインターリーバよりも小さいサイズの小型ビットインターリーバ11aを用い、ビット系列をN組に分割してビットインターリーブ処理及びその後の一次変調部12aにおける一次変調処理を実施する。 - 特許庁

A BIP part 21 of a BIP 2 performs a bit interleave parity of an error in an 8 KHz section with respect to the error bit string from the 8B/10B error detecting part 1, rounds the error bit string and outputs the error bit string as an error signal.例文帳に追加

ＢＩＰ２のＢＩＰ部２１は８Ｂ／１０Ｂエラー検出部１からのエラービット列に対して８ＫＨｚ区間のエラーのビットインタリーブパリティを行って丸め込んでエラー信号として出力する。 - 特許庁

To provide an interleave method with which complexity in a hardware configuration is reduced and a bit error characteristic is improved.例文帳に追加

ハードウェア構成の複雑さを低減させるビット誤り率特性のよいターボインタリーブ方法を提供する。 - 特許庁

In an interleave unit 100, each bit of transmission data entered from the outside is stored in an arrangement of a matrix.例文帳に追加

インターリーブ部１００は、外部から入力される送信データの各ビットを、行列状の配列に記憶する。 - 特許庁

To provide a method for transmitting data comprising a bit interleave step of reordering the data bit before transmitting in form of a modulation symbol through a transmitting antenna of Nt individual an encoded data bit Tb.例文帳に追加

符号化されたデータビットＴｂを、Ｎｔ個の送信アンテナを介して変調シンボルの形で送信する前に、そのデータビットを並べ替えるためのビットインターリーブステップを含む、データを送信するための方法を提供する。 - 特許庁

On the other hand, the plurality of nodes N_1-N_n which have received interleave packets extract one-bit divided data destined to themselves from among the predetermined position of the interleave packet, and execute the processing based on the control data.例文帳に追加

一方、インタリーブパケットを受信した複数のノードＮ_1乃至Ｎ_nは、インタリーブパケットの所定の位置から自身宛の１ビットの分割データを抽出して制御データを再構成し、制御データに基づいた処理を実行する。 - 特許庁

The bit-interleave step has bit multiple separation DMXS, sequence-interleave SRIS, sequence storage/segmentation, segment sorting SPS, and sequence allocation ALS to form groups G1 and G2 for Nt sorted bit sequences Psqj for the purpose of transmission performed for all transmission antennas through Nt channels allocated to the same bit rank.例文帳に追加

このビットインターリーブステップは、ビット多重分離ＤＭＸＳと、シーケンスインターリーブＳＲＩＳと、シーケンス記憶／セグメント化と、セグメント並べ替えＳＰＳと、すべての送信アンテナについて同じビットランクに割り当てられたＮｔ個のチャネルを通じて送信されることを目的としたＮｔ個の並べ替えられたビットシーケンスＰｓｑｊのグループＧ１、Ｇ２を形成するためのシーケンス割り当てＡＬＳとを含む。 - 特許庁

Delay circuits 28, 30 and a switch 32 apply bit interleave multiplexing to the output data of the D-FF 26 and the data D2, according to the clock CLK.例文帳に追加

遅延回路２８，３０及びスイッチ３２が、クロックＣＬＫに従い、Ｄ−ＦＦ２６の出力データ及びデータＤ２をビットインターリーブ多重する。 - 特許庁

To provide an information stream converting apparatus and method that processes complicated rearrangement of information streams at a high-speed even when a bit interleave length and a rate matching ratio are designated as parameters.例文帳に追加

ビットインタリーブ長やレートマッチング比率がパラメータとして指定されたとしても情報列の複雑な並び換えを高速で処理すること。 - 特許庁

To provide a video decoding device which is capable of restraining the video images decoded from bit streams from deteriorating in image quality by subjecting repeat fields contained in the bit streams preferentially to interleave processing.例文帳に追加

ビットストリームに含まれるリピートフィールドを優先して間引き処理することにより、ビットストリームから復号された映像の画質低下を抑制することが可能な映像復号化装置を提供する。 - 特許庁

A BER estimate section 105 estimates a BER(bit error rate) on the basis of an output signal from the error correction coding section 104 and an output signal from the de-interleave section 102.例文帳に追加

ＢＥＲ推定部１０５は、誤り訂正符号化部１０４の出力信号とデインターリーブ部１０２の出力信号とからＢＥＲを推定する。 - 特許庁

In the R/W signal processing circuit 3, an interleave write data generation circuit 8 converts inputted write data into write pulse signals C1 and C2 having an interleave relation to each other by alternately distributing sequential bit signals and alternately distributing "1"-bit pulses and transmits the write pulse signals C1 and C2 to the R/W amplifier 2.例文帳に追加

Ｒ／Ｗ信号処理回路３では、入力されるライトデータがインターリーブライトデータ生成回路８で、順次のビット信号が交互に分配されたり、“１”ビットのパルスが交互に分配されたりして、互いにインターリーブ関係にあるライトパルス信号Ｃ１，Ｃ２に変換され、Ｒ／Ｗアンプ２に伝送される。 - 特許庁

A serial parallel conversion circuit 1 applies byte interleave demultiplexing to a received STS-3c concatenation signal, serial parallel conversion circuits 2-4 apply bit interleave demultiplexing to the demultiplexed concatenation signals, and BIP-N arithmetic circuits 5-7 conduct an arithmetic operation of a BIP-N code.例文帳に追加

シリアルパラレル変換回路１は入力されたＳＴＳ−３ｃのコンカチネーション信号をバイトインタリーブ分離し、シリアルパラレル変換回路２〜４ではその信号をビットインタリーブ分離し、ＢＩＰ−Ｎ演算回路５〜７はＢＩＰ−Ｎ符号の演算を行う。 - 特許庁

To accelerate a processing speed by reducing circuit scale required for bit interleave processing, compared to that of a conventional communication device, while maintaining communication characteristics equal to the prior arts.例文帳に追加

従来と同等の通信特性を維持しながら、従来の通信装置よりもビットインターリーブ処理にかかる回路規模を削減し、処理速度を向上させる。 - 特許庁

A data frame which has undergone error detection, error correction encoding, and bit interleave processing is divided into a prescribed number of blocks, and the blocks of data frame are stored in a block data split storage 6.例文帳に追加

誤り検出及び誤り訂正符号化してビットインタリーブ処理したフレームデータを所定数のブロックに分割してブロックデータ分割格納部６に記憶する。 - 特許庁

Address information and bit position information which an access information supply means 20 outputs are determined in accordance with arrangement of data elements after interleave/deinterleave processing.例文帳に追加

アクセス情報供給手段２０が出力する番地情報及びビット位置情報はインターリーブ／デインターリーブ処理後のデータ要素の並びに従って定められている。 - 特許庁

An ILVU (Interleaved Unit) being the interleaved processing unit is definitely decided in a direction opposite to a direction of a bit stream for a VOB (Video Object)-B, a VOB-C, and a VOB-D which are subjected to the interleave processing.例文帳に追加

インタリーブ処理を行うＶＯＢ-B，ＶＯＢ-C，ＶＯＢ-Dに対してビットストリーム流れ方向とは逆方向にインタリーブ処理単位であるＩＬＶＵの確定を行う。 - 特許庁

To prevent the deterioration in error correction capability, even if a tail bit is included in an internal interleave when a turbo code on the code side the time of using SOVA as a decoding algorithm.例文帳に追加

復号アルゴリズムにＳＯＶＡを用いる場合に、符号側でテールビットをターボ符号の内部インタリーブに含ませても誤り訂正能力を劣化させないこと。 - 特許庁

A self-orthogonal encoding unit 110 encodes a self-orthogonal code, having a constriction length K and an interleave unit 130 rearranges a code word sequence so that the same modulation symbol includes an information bit of a moment (i) and a non-correlated bit of the information bit of the moment (i) in a multi-value modulation unit 150.例文帳に追加

自己直交符号化部１１０は、拘束長Ｋの自己直交符号の符号化を行い、インタリーブ部１３０は、多値変調部１５０において、同一の変調シンボルが、時点ｉの情報ビットと、時点ｉの情報ビットの無相関ビットを含むように、符号語系列の並び替えるようにした。 - 特許庁

In this system 100, a transmitting side 10 has an auxiliary signal multiplex circuit 11, an encoding circuit 12, a bit interleave conversion circuit 13, a PN(pseudo noise) multiplex circuit 14, a word correcting circuit 15, and a PN signal oscillating circuit 16, and a receiving side 20 has a bit interleave reversal conversion circuit 21, a decoding circuit 20, and an auxiliary signal separating circuit 23.例文帳に追加

本発明に係る無線通信システム１００は、送信側１０が、補助信号多重回路１１と、符号化回路１２と、ビットインタリーブ変換回路１３と、ＰＮ（Pseudo Noise：疑似雑音）多重回路１４と、ワード補正回路１５と、ＰＮ信号発生回路１６とを有し、受信側２０が、ビットインタリーブ逆変換回路２１と、復号化回路２２と、補助信号分離回路２３と、を有して構成される。 - 特許庁

Furthermore, the wireless transmission apparatus includes a convolution coding section for applying convolution coding to the symbols, having the decoding completion bits attached thereto by the decoding completion bit addition section; an interleave section for interleaving the symbols coded by the convolution coding section; and a data transmission section for transmitting data interleaved by the interleave section.例文帳に追加

そして、無線送信装置は、復号完結ビット付加部により復号完結ビットが付加されたシンボルを畳み込み符号化する畳み込み符号化部と、畳み込み符号化部にて符号化されたシンボルをインタリーブするインタリーブ部と、インタリーブ部にてインタリーブされたデータを送信するデータ送信部とを備える。 - 特許庁

A bit string consecutively processed in this manner is already a data string after interleave/deinterleave processing, and thus complicated logical operation processing is avoided, and the circuit scale is reduced, and the number of processing steps is reduced.例文帳に追加

このようにして連続的に処理されたビット列は、既にインターリーブ／デインターリーブ処理後のデータ列になっており、複雑な論理演算処理を回避し、回路規模を削減し、処理ステップ数を削減できる。 - 特許庁

A transmitting side outputs a transmission signal 114 obtained by dividing an inputted transmitting burst signal 111 into a predetermined bit number unit, and by distributing and adding a unique word signal 112 for interleave.例文帳に追加

送信側では、入力された送信バースト信号１１１を所定ビット数単位に分割し、ユニークワード信号１１２を分散付加してインタリーブを施した送信信号１１４を出力する。 - 特許庁

The receiver also includes a synchronization detection / turbo equalization changeover switch 35; a CRC decoder 36; an interleaver 37a; a de-interleaver 37b; an adder 38 for a coded bit logarithmic likelihood ratio and a de-interleave output; a MAP decoder 39; a discrimination unit 40; and a bit information output section 41.例文帳に追加

この受信機はまた、同期検波／ターボ等化切り替えスイッチ３５、ＣＲＣ復号器３６、インターリーバ３７ａ、デインターリーバ３７ｂ、符号化されたビットの対数尤度比とデインターリーバ出力の加算器３８、ＭＡＰ復号器３９、判定器４０、およびビット情報出力部４１を有している。 - 特許庁

A writing data bus corresponding to each writing port of all interleaved cells is used commonly by all storage cells 410a-410c in a common interleave group, as each adjacent pairs of storage cells in a common row use commonly a bit line integrated to a common data bus, the number of bit lines required is reduced.例文帳に追加

全てのインタリーブされたセルの各書き込みポートに対応する書き込みデータ・バスが、共通インタリーブ・グループにおける全ての記憶セルによって共用され、共通行における記憶セルの各隣接対は、共通データ・バスに結合されたビット線を共用するので、必要なビット線数が減少する。 - 特許庁

When making the plurality of nodes N_1-N_n execute different processing at the same time, a host controller 231 divides the different control data destined to the nodes N_1-N_n into divided data per bit, creates interleave packets in which the data are divided by the same bit destined to the nodes N_1-N_n, and broadcasts the created data.例文帳に追加

ホストコントローラ２３１は、複数のノードＮ_1乃至Ｎ_nに異なる処理を同時刻に実行させる場合、ノードＮ_1乃至Ｎ_n宛の異なる制御データを、１ビット単位に分割した分割データとし、ノードＮ_1乃至Ｎ_n宛の同一ビット目の分割データを配置したインタリーブパケットを作成して、ブロードキャストする。 - 特許庁

To facilitate reduction of a circuit scale that is otherwise difficult to reduce due to complex input-output processing for each bit when a circuit for de-scramble and de-interleave processing in a receiver for digital mobile communication equipment is configured by using a RAM.例文帳に追加

ディジタル移動体通信機器の受信器におけるデスクランブル処理及びデインタリーブ処理回路を、ＲＡＭを用いて構成した場合に、ビット毎の複雑な入出力処理のために回路規模の削減が難しい。 - 特許庁

A wireless base station device performs bit interleaving after performing the channel coding, for a plurality of PDCCH data destined to a mobile wireless terminal device of clssification-y of a wide band, then the interleave in whole size of PDCCH is performed in size of CCE unit.例文帳に追加

無線基地局装置は、広帯域の種別ｙの移動無線端末装置に宛てた複数のPDCCHデータについては、チャネルコーディングを行った後、ビットインターリーブを行い、そして、CCE単位のサイズでPDCCH全体サイズのインターリーブを行う。 - 特許庁

In a data processing apparatus, a block unit interleaver performs interleave A being processing for input of data with respect to ND×NB×NA bits in a product code in an order of a column direction as one direction by NB bit (by block), and for reading the data downwards to the oblique right side.例文帳に追加

ブロック単位インタリーバは、積符号のうち、ND×NB×NAビットに対して、データを、NBビット毎（＝ブロック毎）に、一方の方向としての列方向の順に入力し、右斜め下方向の順に読み出す処理であるインタリーブＡを行う。 - 特許庁

Furthermore, a system controller 30 utilizes the segmentation information (c) generated by the image segmentation section 38 to execute various settings in the coding processing of respective compression rates, interleave ratios and bit widths or the like of the major area and the background area.例文帳に追加

また、システムコントローラ３０は、この画像切り分け部３８が生成した切り分け情報ｃを活用して、主要部領域および背景部領域それぞれの圧縮率、間引き率およびビット幅等の符号化処理における各種設定を実行する。 - 特許庁

At the transmitting side 10, a PN signal is multiplexed at the multiplex circuit 14 to the signal that has been already bit interleave converted so as to improve randomizing of the transmitting signal, and any influence of the multiplexing can be suppressed by a word correction circuit 15.例文帳に追加

送信側１０でビットインタリーブ変換後の信号に対してＰＮ信号多重回路１４でＰＮ信号を多重化することで送信信号のランダム性を向上し、その影響をワード補正回路１５にて除去することができる。 - 特許庁

An interleave circuit 204 having a plurality of schemes for rearranging data is used to select data wherein the number of the same bit streams is small, from a plurality of data after rearrangement processing by an interleave output selector circuit 205 and inputting the selected data to a mapping circuit 206, thereby reducing the difference between the maximum amplitude value of an OFDM signal generated by an inverse Fourier transform circuit 207 and the average amplitude value.例文帳に追加

データの並び替え方式を複数持つインタリーブ回路２０４を用い、複数の並び替え処理後のデータのうちから同一のビット列の数が少ないデータをインタリーブ出力選択回路２０５で選択してマッピング回路２０６へ入力することで、逆フーリエ変換回路２０７で生成されるＯＦＤＭ信号の最大振幅値と平均振幅値の差を小さくすることが可能になる。 - 特許庁

When errors are detected after the frame data has been subjected to bit interleave processing and corrected for errors, an error pattern is estimated by an error system estimator 18, a block where errors occur is discriminated from others by a resending block discriminator 20, and a request to resend the data block is made.例文帳に追加

フレームデータをビットインタリーブ処理し、誤り訂正した後データに誤りが検出されると、誤り系列推定部１８で誤りパターンを推定し、再送ブロック判定部２０において誤りのあるブロックを判定して、そのデータブロックの再送を要求する。 - 特許庁

The same processing as a bit interleave that is performed at a transmission side is executed to a candidate replica in all the states of the shift register in a convolutional coder at a transmission side and the candidate S_n' of a symbol value that is subjected to symbol mapping is stored in a memory 124 in the soft decision Viterbi decoder of the reception apparatus.例文帳に追加

受信装置の軟判定ビタビ復号器内のメモリ１２４には、送信側の畳み込み符号器のシフトレジスタの全状態における候補のレプリカに対して、送信側で行われるビットインターリーブと同じ処理が施され、シンボルマッピングされたシンボル値の候補Ｓ_n´が格納されている。 - 特許庁

A carrier modulation system and interleave size, etc., by every hierarchy is held from a TMCC 121, hierarchical information 122 about the carrier modulation system and number of segments by every hierarchy is outputted to an amplitude phase measuring instrument 130 and a bit error rate measuring instrument 140 in a transmission parameter data (TMCC) setting part 120.例文帳に追加

伝送パラメータデータ(ＴＭＣＣ)設定部120では、ＴＭＣＣ121から、階層ごとのキャリア変調方式やインターリーブサイズなどを保持し、階層ごとのキャリア変調方式とセグメント数の階層情報122を振幅位相測定器130とビット誤り率測定器140に出力する。 - 特許庁

Next, the block unit interleaver performs interleave B being processing for input of data with respect to (NC-ND)×NB×NA bits being a parity part of an inner code indicated as P in the product code in the order of the column direction as one direction by NB bit, and for reading the data in an order of a row direction as another direction.例文帳に追加

次に、ブロック単位インタリーバは、積符号のうち、Ｐに示される内符号のパリティ部分である（NC-ND）×NB×NAビットに対して、データを、NBビット毎に、一方の方向としての列方向の順に入力し、他方の方向としての行方向の順に読み出す処理であるインタリーブＢを行う。 - 特許庁

The terrestrial digital broadcast transmitter of a layered transmission system for setting different layer parameters comprises a means for correcting delays caused by a bit interleave unity, in such a way that the delay for each layer becomes 2 symbols in total, in transmission and reception, in accordance with the value specified by the number of segments constituting that layer, and for performing bit interleaving after the delay correction.例文帳に追加

地上デジタル放送用送信装置は、異なる階層パラメータを設定する階層伝送方式の地上デジタル放送用送信装置において、該装置は、ビットインターリーブ部による遅延を、その階層を構成するセグメント数によって規定された値に従って、各階層の遅延量がそれぞれ送、受合わせて２シンボルの遅延となるように遅延補正し、該遅延補正した後に、ビットインターリーブを行う手段を備える。 - 特許庁

By avoiding creation of a matrix by deriving a generation formula of output data, capacity of a memory to be used is decreased and further by avoiding permutation processings, dummy bit fillings and pruning processings, the capacity of a memory to be used for an interleave/deinterleave algorithm is reduced, so that processing steps are simplified and the processing speed can be accelerated.例文帳に追加

出力データの生成式の導出で、行列の生成を回避することによりメモリ使用量が減少し、更に並べ替え処理やダミービットの補填とプルーニング処理を回避することによりインターリーブ／デインターリーブアルゴリズムのメモリ使用量が軽減、処理過程が簡単で処理スペード向上できる。 - 特許庁

Position information of bits for which error correction is applied by an error correction circuit after bit interleave decoding is obtained, and when the position information is decided to be that arranged in adjacent bits in the propagation line, it is discriminated that effective error correction is executed for burst errors and transmission of an alarm output for channel switching is blocked.例文帳に追加

ビットインターリーブ復号後の誤り訂正回路から誤り訂正を実行したビットの位置情報を得て、その位置情報が伝搬路で隣接するビットに配列されていたものであると判定されるときには、バースト誤りに対して有効な誤り訂正が実行されているものとして、回線切換のための警報出力が送出されないように阻止する。 - 特許庁