「bit processing」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

To provide a processing apparatus having a bit rate conversion func tion that aims at a MPEG-2 transport stream obtained by multiplexing multiple programs.例文帳に追加

複数プログラムを多重化したＭＰＥＧ−２トランスポートストリームを対象としたビットレート変換機能を有する処理器を提供する。 - 特許庁

A 1/2 rate convolutional encoder (14) generates the code after processing at least a bit of the user identifier by a 1/2 rate convolutional code.例文帳に追加

１／２レート畳み込みエンコーダ（１４）は、１／２レート畳み込み符号により少なくともユーザ識別子のビットを処理してコードを生成する。 - 特許庁

Sign extension includes applying a sign bit to a booth multiplication tree and enables booth multiplication processing to execute a sign extension step.例文帳に追加

符号拡張は、ブース乗算ツリーに符号ビットを適用することを含み、ブース乗算処理が符号拡張ステップの実行を可能にする。 - 特許庁

An encoder 10 has a controller 12 including a CPU (Central Processing Unit) 14 performing in a 8-bit unit an instruction and a memory 16.例文帳に追加

符号化装置１０は、８ｂｉｔ単位で命令を実行するＣＰＵ１４及びメモリ１６などを含む制御装置１２を有する。 - 特許庁

This reproduced signal is fed to a reproduction processing section 3, from which a bit stream is extracted and fed to a decoder circuit 4.例文帳に追加

この再生信号が再生処理部３に供給されてビットストリームが取り出され、このビットストリームがデコーダ回路４に供給される。 - 特許庁

As for a transparent object, the element ID is plotted on the bit map for a transparent, and marge processing is applied (steps S160, S170).例文帳に追加

透明オブジェクトについては、エレメントＩＤの透明オブジェクト用ビットマップへの描画後、マージ処理を行う（ステップＳ１６０、Ｓ１７０）。 - 特許庁

To prevent reading data processing from becoming uncertain which is to be generated when the load of write-in bit lines is placed on read-out bit lines at the time of performing simultaneous reading and writing operations to the same row address in a memory having a plurality of ports.例文帳に追加

複数のポートを有するメモリにおける同一ロウアドレスに対する、同時リードライト動作時に、読出しビット線へ書込みビット線の負荷が上乗せされることによりデータ処理が不確実になることを防ぐ。 - 特許庁

A trail counter-bit updating part 35 monitors market rate information and updates the trail counter-bit corresponding to the market rate, and a trail order agreement establishment judgement part 37 monitors the market rate information and performs the judgement processing of order establishment.例文帳に追加

トレール逆指値更新部３５が相場情報を監視して相場に応じてトレール逆指値を更新し、トレール注文約定成立判定部３７が相場情報を監視して注文成立の判定処理を行う。 - 特許庁

Data of the character area, figure area, and photograph area are processed by a character recognition part 125, a vector conversion part 124, and a bit-map processing part 123 to obtain character codes, vector data, and bit-map data.例文帳に追加

文字領域、図形領域および写真領域のデータは、文字認識部１２５、ベクタ変換部１２４、およびビットマップ処理部１２３によって処理され、それぞれ文字コード、ベクタデータ、およびビットマップデータとして取得される。 - 特許庁

In the first printing of a print file as a print object, a CPU 28 records a bit map file, which is formed by performing processing for expanding the print file as the print object, in a USB memory 12 by associating the bit map file with the print file.例文帳に追加

ＣＰＵ２８は、印刷対象の印刷ファイルを初回印刷する時には、印刷対象の印刷ファイル展開処理して形成したビットマップファイルを、印刷ファイルと関連付けてＵＳＢメモリ１２に記録する。 - 特許庁

When the bit patterns of each character are comparatively long, the bit patterns processed by a data processing part 225 can be transmitted from a communication control part 217 to the receiving side based on the correlation and secrecy is improved.例文帳に追加

各キャラクタのビットパターンがある程度長いと、相関性の関係でデータ加工部２２５により加工が行われたビットパターンを通信制御部２１７から受信側に送信することができ、秘匿性が向上する。 - 特許庁

The transmitted dispersed signals s_i are received by a receiver part 21 and are recovered into the original one-bit audio signal by a recovery unit 22 by simultaneously processing every one bit of all the dispersed signals s_i by XOR operation.例文帳に追加

伝送されてきた分散信号ｓ_ｉは、受信部２１で受信され、復元器２２で、全ての分散信号ｓ_ｉが同時に１ビットずつＸＯＲ演算されることにより、元の１ビットオーディオ信号が復元される。 - 特許庁

A BitBlt (Bit Block Transfer) processing unit 27 draws a pseudo-three-dimensional image by sequentially performing bit block transfer on the basis of the transfer source area and the transfer destination area calculated by the area calculating part 26.例文帳に追加

そして、ＢｉｔＢｌｔ処理部２７は、領域算出部２６によって算出された転送元領域と転送先領域とに基づいてビットブロック転送を順次行なうことにより、擬似３次元イメージを描画する。 - 特許庁

In an image signal processing apparatus, the uppermost line of each viewpoint image arranged in a DVI frame is set as an information line, and one lowermost bit of each of R, G and B values out of pixel values of respective pixels of the information line is used as an information bit.例文帳に追加

DVIフレームに配置される各視点画像の最上段の１行が情報ラインとされ、情報ラインの各画素の画素値のうち、Ｒ，Ｇ，Ｂの各値の最下位の１ビットが情報ビットとして利用される。 - 特許庁

A bit depth conversion processing part 10 divides the image of input image signals into a plurality of areas by an area division part 100 and converts the input image signals to low bit depth signals by divided area.例文帳に追加

ビット深度変換処理部１０は，領域分割部１００により入力画像信号の画面を複数個の領域に分割し，分割された領域ごとに入力画像信号を低ビット深度信号に変換する。 - 特許庁

An encryption processing device 100 performs division and padding to a bit string when encrypting an optional bit string, and thereby maps into the plain text space on torus of a prime number order in a 6-th order extension field.例文帳に追加

暗号化処理装置１００は、任意のビット列を暗号化する際に当該ビット列に対して分割とパディングとを行って６次拡大体における素数位数のトーラス上の平文空間に写像する。 - 特許庁

Image data to be written in the image memory 4 is image data of CMYK color components after halftone processing and has the bit width shorter than the bit width Z of image data to be inputted to the color display device 7.例文帳に追加

画像メモリ４に書き込まれる画像データは、中間調処理後のＣＭＹＫ各色成分の画像データであり、そのビット幅はカラー表示装置７に入力すべき画像データのビット幅Ｚよりも小さい。 - 特許庁

When a read access occurs, the parity processing circuit compares the parity bit generated by the parity generation circuit with a parity bit read from the memory and, if they do not match, outputs an interruption signal to a CPU.例文帳に追加

読み出しアクセス時、パリティ処理回路は、パリティ生成回路によって生成されたパリティビットとメモリから読み出されるパリティビットとを比較し、それらが不一致である場合、割り込み信号をＣＰＵに出力する。 - 特許庁

When a response is returned from a slave, a response processing part 600 reads the transaction information corresponding to the partial bit string from the management table specified based on the slot specific bit string related to the response.例文帳に追加

レスポンス処理部６００は、スレーブからレスポンスが返送された場合に当該レスポンスに係るスロット特定ビット列に基づいて特定された管理テーブルから部分ビット列に対応するトランザクション情報を読み出す。 - 特許庁

To provide a delta signal modulation circuit that directly receives a 1-bit signal to apply delta sigma modulation processing to the signal with high accuracy so as to accurately adjust even a sound volume of an audio signal included in the 1-bit signal.例文帳に追加

１ビット信号をダイレクトに入力して高い精度でデルタシグマ変調処理することができ、また、１ビット信号に含まれるオーディオ信号の音量も正確に調整可能なデルタシグマ変調回路を提供する。 - 特許庁

Each processing element handles two bits of an input, generates one root bit and a residue, and compares two intermediate test variables and selects '1' or '0' for the root bit and a next residue according to the comparison result.例文帳に追加

各処理素子は、入力の２ビットを取り扱い、１つの根ビットと剰余を形成し、及び２つの中間試験変数を比較しかつ比較に基づいて根ビットと次の余剰に対して「１」か「０」を選択する。 - 特許庁

Those LSBs are used to control an array MUX, (n) operands are selected from the two 32-bit grouped words, and the arrayed 32-bit grouped words are outputted to an execution unit for parallel processing.例文帳に追加

これらのＬＳＢを使用して、配列ＭＵＸを制御し、前記二つの３２ビットグループ化ワードからｎ個のオペランドを選択し、配列された３２ビットグループ化ワードを、パラレル処理のための実行ユニットに出力する。 - 特許庁

At the correlation processing, the number of a specified kind of a bit in a binary word obtained from the result of the XNOR operation is counted by performing AND operation on every bit using a pair of binary words for mask.例文帳に追加

相関処理では、１対のマスク用２進ワードを使用して、ビットごとのＡＮＤ演算を実行することにより、ＸＮＯＲ演算の結果から得られる２進ワード内の特定の種類のビットの数が数えられる。 - 特許庁

A quantization setting means sets setting of quantization to be not more than the target bit rate in a compression encoding processing of a next frame by referring to data deletion timing supplied from the bit rate determining means.例文帳に追加

量子化設定手段がビットレート判断手段から供給されるデータ削除タイミングを参照して、次フレームの圧縮符号化処理で量子化の設定を目標ビットレート以下となるように設定する。 - 特許庁

Since transfer processing when the start address deviates from the 32-bit boundary position is performed by hardware, it is not required to consider in software whether the start address of the transfer data deviates from the 32-bit boundary position.例文帳に追加

開始アドレスが３２ビット境界位置にずれている場合の転送処理をハードウェアにて行うため、転送データの開始アドレスが３２ビット境界位置からずれているかどうかをソフトウェアで考慮する必要がない。 - 特許庁

To provide a bit modeling computing element used in the case of configuring an image coder adopting the JPEG 2000 coding system or the like that can attain high speed bit modeling processing with a simple configuration.例文帳に追加

ＪＰＥＧ２０００符号化方式による画像符号化装置を構成する場合等に使用されるビットモデルング演算器に関し、簡単な構成で、ビットモデリング処理の高速化を図ることができるようにする。 - 特許庁

A generated code quantity predicting device 18 predicts the quantity of generated codes BIT (N) in the coding device 12, on the basis of predicted residual obtained, by applying in-frame or inter-frame prediction processing to the input image signal VIN.例文帳に追加

発生符号量予測器１８は、入力画像信号VINに対してフレーム内及びフレーム間予測処理を施して得られた予測残差に基づいて符号化器１２における発生符号量BIT(N)を予測する。 - 特許庁

The communication processing adopts the slotted ALOHA method, the on-road unit uses a 32-bit synchronizing signal UW1 for a head slot of a frame, uses a 16-bit synchronizing signal UW2 for a succeeding slot of the frame, and transmits the frame.例文帳に追加

この通信処理では、スロッテッドアロハ方式を用い、路上機は、フレームの先頭のスロットでは３２ビットの同期信号ＵＷ１を用い、後続のスロットでは１６ビットの同期信号ＵＷ２を用いて送信する。 - 特許庁

To provide a digital signal recorder provided with an encoder generating a bit stream, consisting of packets and with a recording section recording the bit stream to a recording medium, that can simplify packet interval reproduction processing of the recording section.例文帳に追加

パケット化されたビットストリームを生成するエンコーダと、そのビットストリームを記録媒体に記録する記録部とを備え、記録部のパケット間隔再現処理を簡略化できるディジタル信号記録装置を提供する。 - 特許庁

This image processor is provided with a bit determining part 13 for determining the number of bits for a pixel unit in processing of color image data of an image, and an optimization processing part 14 for processing the color image data into image data with the determined number of bits.例文帳に追加

画像処理装置は、画像のカラーイメージデータの処理におけるピクセル単位のビット数を決定するビット決定部１３と、カラーイメージデータを前記決定したビット数のイメージデータに処理する最適化処理部１４とを備える。 - 特許庁

A video processing apparatus detects such a region, and controls an image processing performance, for example, reduces a processing bit number of video signals, in accordance with a degree of unfocusing for the detected region, thereby reducing power required for a circuit.例文帳に追加

その領域を検出し、検出された領域の非焦点度合いに応じて、例えば映像信号の処理ビット数を減らすといった画像処理性能の制御を行うことによって回路に掛かる電力を削減する。 - 特許庁

As the simple processing of the non-priority processing data selected from the communication data, restricted use of resources such as a CPU or a memory in a communication processing apparatus, reduction of a coding bit rate of transmission data or reduction of packet size is executed.例文帳に追加

通信データから選択された非優先処理データの簡易処理として、ＣＰＵやメモリなどの通信処理装置内のリソースの抑制使用、あるいは送信データの符号化ビットレートの低減、パケットサイズの低減などを実行する。 - 特許庁

The network makes the image forming device 1 receive the processing content information NI (#141), execute image processing based on the received processing content information NI (#142), and transmit bit map data GB of the image obtained from the result to the terminal device 3 (#144).例文帳に追加

画像形成装置１に、処理内容情報ＮＩを受信させ（＃１４１）、受信した処理内容情報ＮＩに基づいて画像処理を実行させ（＃１４２）、その結果得られた画像のビットマップデータＧＢを端末装置３に送信させる（＃１４４）。 - 特許庁

The divisor polynomial multiplication processing section of the recursive type system convolution coding is mounted between an addition comparison selecting processing section in a conventional maximum-likelihood decoder and a pass memory, divisor polynomial multiplication is conducted to a bit list corresponding to a selected trellis transition pass, and a transmission-information bit list is decoded.例文帳に追加

従来の最尤復号器における加算比較選択処理部と、パスメモリの間に、再帰形組織畳み込み符号の除数多項式乗算処理部を設け、選択されたトレリス遷移パスに対応するビット系列に除数多項式乗算を行い、送信情報ビット系列を復号する。 - 特許庁

A specific rule conversion pattern processing control part 55 detects whether a channel bit corresponding to a DSV control bit is included in the parity preservation violation individual conversion code pattern or not, and controls conversion processing to the second code pattern from the parity preservation violation individual conversion code pattern so as to surely perform DSV control.例文帳に追加

特定規則変換パターン処理制御部55は、偶奇性保存違反個別変換符号パターン内に、DSV制御ビットに対応するチャネルビットが含まれているかを検出し、確実にDSV制御ができるように、偶奇性保存違反個別変換符号パターンから、第２の符号パターンへの変換処理を制御する。 - 特許庁

A mode controlling part 112 switches a write mode into another write mode whenever the write processing of X-bit image data is performed Y times and also switches a read mode into another read mode whenever the read processing of image data in a Y-bit slice format is performed X times.例文帳に追加

モード制御部１１２は、Ｘビットの画像データの書込み処理がＹ回行われる度に当該書込みモードを他の書込みモードに切り替える共に、Ｙビットのスライス形式の画像データの読出し処理がＸ回行われる度に当該読出しモードを他の読出しモードに切り替える。 - 特許庁

A virtual bit map of size corresponding to the settings of the output processing method by the output processing method setting part 2001 is generated, a simple output is plotted in the virtual bit map, and the plotted simple output is displayed on a preview display screen prior to print output by the printer 3000.例文帳に追加

出力処理方法設定部２００１による出力処理方法の設定に応じたサイズで仮想ビット・マップを作成し、仮想ビット・マップに簡易出力を描画し、描画した簡易出力をプリンタ３０００による印刷出力に先立って、プレビュー表示画面に表示する。 - 特許庁

In order to simply, effectively, and efficiently reduce influences by rounding error, in processing for converting 10 bit data into 8 bit for compression processing of an input signal, "round-down" and "round-up" are performed by turns to prevent correlation from occurring in a time axis direction.例文帳に追加

簡易的で効果的かつ効率的に丸め誤差による影響を軽減させる為に、入力信号の圧縮処理のために１０ビットデータを８ビットに変換する処理に於いて「切り捨て」と「切り上げ」を交互に施し、時間軸方向で相関性が出ないようにする。 - 特許庁

A turbo decoder 50 of the read/ write channel 5 has a end bit processing function of adding a necessary irreducible end bit array for ending decoding processing using a trellis to an RSC series and deleting the end bits from an APP decoded series.例文帳に追加

リード／ライトチャネル５のターボコーデック５０は、データ記録再生時に、ＲＳＣ系列に対してトレリスを利用した復号化処理を終了させるための必要最小限の終端ビット列を付加し、またＡＰＰ復号化系列から当該終端ビットを削除する終端ビット処理機能を有する。 - 特許庁

A video signal processing apparatus comprises a clock run-in detection unit 21 for detecting a clock run-in signal, and a start bit detection unit 22 which performs the detection processing of the start bit in the real caption information according to timing when the clock run-in signal is detected by the clock run-in signal detection unit 21.例文帳に追加

クロックランイン信号を検出するクロックランイン検出部２１と、クロックランイン検出部２１においてクロックランイン信号を検出したタイミングに応じて、実キャプション情報のスタートビットの検出処理を行うスタートビット検出部２２と、を備えることで上記課題を解決する。 - 特許庁

A serial interface 14 of the signal processing section receives the serial data, a one-bit demodulation circuit 15 eliminates the device number, the line number and the valid line number, and a signal processing circuit 16 applies down-sampling to the one-bit data to convent the data into a PCM signal and to provide the output of the PCM signal.例文帳に追加

信号処理部ではシリアルインタフェース１４がそのシリアルデータを受けて１ビット復調回路１５によりデバイス番号やライン番号や有効ライン番号を取除き、信号処理回路１６で１ビットデータをダウンサンプリングしてＰＣＭ信号に変換して出力する。 - 特許庁

The ECC circuit 103 executes encoding processing and decoding processing in parallel in 8 bits wherein 4224 bits being 8 times 528 bits used for a unit of writing and reading applied to one memory cell area 101j are adopted for an information bit length and one check bit ECC in 40 bits are assigned to the data.例文帳に追加

ＥＣＣ回路１０３は、１つのメモリセルエリア１０１ｊに対する書き込み及び読み出しの単位となる５２８ビットの８倍の４２２４ビットを情報ビット長として１つの４０ビットの検査ビットＥＣＣを割り当て、符号化処理及び復号処理を８ビットで並列に実行する。 - 特許庁

The ECC circuit 103 allots a test bit ECC of 40 bits making 4224 bits being eight times of 528 bits being write and read units for one memory cell area 101j as information bit length, and performs encoding processing and decoding processing with 8 bits in parallel.例文帳に追加

ＥＣＣ回路１０３は、１つのメモリセルエリア１０１ｊに対する書き込み及び読み出しの単位となる５２８ビットの８倍の４２２４ビットを情報ビット長として１つの４０ビットの検査ビットＥＣＣを割り当て、符号化処理及び復号処理を８ビットで並列に実行する。 - 特許庁

When the switches 5 and 6 are turned on to B sides, on the other hand, the signal processing section 30 outputs the processed signal subjected to the signal processing to an output filter 80 based upon the coefficient supplied from the coefficient generation section 40 and an n-bit signal from a bit length converter 20.例文帳に追加

一方、信号処理部３０は、スイッチ５、６がＢ側にオンされた場合、係数発生部４０から供給される係数とビット長変換器２０からのｎビット信号とに基づいて信号処理を行った処理信号を出力ファイル８０に出力可能とする。 - 特許庁

When arithmetic decoding processing using context is performed on a bit stream including uncompressed data, by holding a context value immediately before performing arithmetic encoding processing using context on a block of uncompressed data, and performing termination processing of arithmetic decoding processing using context, a certain processing time can be guaranteed.例文帳に追加

非圧縮データを含むビットストリームに対してコンテキストを用いた算術復号処理を行う際、非圧縮データのブロックに対してコンテキストを用いた算術符号化処理を行う直前のコンテキスト値を保持して、コンテキストを用いた算術復号処理の終端処理を行うことにより、一定の処理時間を保証することができる。 - 特許庁