1153万例文収録!

「bit processing」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > bit processingに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

bit processingの部分一致の例文一覧と使い方

該当件数 : 1559



例文

A coefficient modeling section 35 applies coefficient modeling processing, from multi-value data into binary data, to the coefficients after the quantization for bit plane encoding, a low-order bit plane replacement section 36 replaces a low-order bit plane with '0' by a number of 0s set by a replacement amount 101, and an arithmetic encoding section 37 applies the bit plane encoding to the result.例文帳に追加

量子化後の係数はビットプレーン符号化のために、係数モデリング部35で多値データから2値データへの係数モデリング処理が行われ、下位ビットプレーン置換部36にて置換量101で設定された数だけ下位ビットプレーンが“0”に置き換えられ、算術符号化部37でビットプレーン符号化される。 - 特許庁

Meanwhile, when the bit rate BR1 is larger than the bit rate BR2, the control part 111 selects, so that the bit rate BR1 may be lower than the bit rate BR2, a compression system coped with by a receiving side to perform compression processing and supplies a compressed video signal to HDMI transmission part 102 as a video signal to be transmitted.例文帳に追加

一方、ビットレートBR1がビットレートBR2より大きいとき、制御部111は、ビットレートBR1がビットレートBR2より低くなるように、受信側で対応可能な圧縮方式を選択して圧縮処理を行って、圧縮映像信号を送信すべき映像信号としてHDMI送信部102に供給する。 - 特許庁

When the controlling part 14 of a transmission side modem 11 executes transmission processing routine, a 8-bit extended bit band having the same information as the each bit and an inverted bit band obtained by inverting it are formed from transmission side terminal data, and they are superposed on a carrier by an RF unit 16.例文帳に追加

送信側のモデム11の制御部14で送信処理ルーチンR1が実行されると、送信側端末データから、その各1ビットと同一情報を有する8ビットの伸張ビット帯と、それを反転させた反転ビット帯とが形成され、これがRFユニット16によって搬送波に乗せられる。 - 特許庁

Once the escape code is acquired from a bit stream, an address of the instruction memory is stored in a program counter of an exceptional processing section directly from the table memory and the exceptional processing can be performed immediately.例文帳に追加

エスケープコードをビットストリームから取得すると、テーブルメモリから直接例外処理部のプログラムカウンタに命令メモリの番地が格納され、例外処理が即座に実行できる。 - 特許庁

例文

To encode a numerical data string composed of fixed-length bits by using a variable-length bit string, and to decode the numerical data string by parallel processing using a plurality of decoding processing units.例文帳に追加

固定長ビットからなる数値データ列を、可変長のビット列を用いて符号化し、複数台の復号処理ユニットを用いた並列処理によって復号化する。 - 特許庁


例文

To accelerate a processing speed by reducing circuit scale required for bit interleave processing, compared to that of a conventional communication device, while maintaining communication characteristics equal to the prior arts.例文帳に追加

従来と同等の通信特性を維持しながら、従来の通信装置よりもビットインターリーブ処理にかかる回路規模を削減し、処理速度を向上させる。 - 特許庁

To realize arithmetic in a processing time equal to the processing time of the read operation of a RAM(random access memory) by repeating bit arithmetic, without changing data stored at the time of read operation.例文帳に追加

リード動作時に記憶しているデータを変更せず、繰り返しビット演算を可能にし、RAMのリード動作の処理時間と同等の処理時間での演算を可能にする。 - 特許庁

The generated expected value synchronous bit is subjected to inversion processing in an inversion processing part 12, according to the inversion cycle of communication data and transmitted to a received collating part 12-2.例文帳に追加

生成された期待値同期ビットが、通信データの反転周期にしたがい反転処理部12で反転処理され、受信後照合部12−2へ送出される。 - 特許庁

To provide an instruction processing device of simple circuit constitution, which performs instruction processing at high speed without delay time even when the instructions of long bit length are continuously generated.例文帳に追加

長いビット長命令が連続して発生した場合でも、遅れ時間なく高速に命令処理を行なうとともに、回路構成が簡単な命令処理装置を提供する。 - 特許庁

例文

A channel bit string conversion part 56 selects which of conversion processing to the second code pattern or processing to the first code pattern from the parity preservation violation individual conversion code pattern is performed.例文帳に追加

チャネルビット列変換部56は、偶奇性保存違反個別変換符号パターンから第2の符号パターンへの変換処理を行うか、または第1の符号パターンかを選択する。 - 特許庁

例文

If the design image is not generated from the dot pattern image yet, magnification processing is performed upon a bit map image which becomes the base of the design image, and dot pattern formation processing is then executed.例文帳に追加

まだドットパターン画像で生成されていない場合は、地紋画像のベースとなるビットマップ画像に対して変倍処理を実行し、その後、ドットパターン形成処理を実行する。 - 特許庁

An extended hierarchy encoding processing means 2 conducts bit plane encoding processing for a remainder image 14 showing difference between the original image 11 and a decoded image of the basic hierarchy.例文帳に追加

拡張階層符号化処理手段2は、原画像11と基本階層の復号画像の差分である残差画像14に対してビットプレーン符号化処理を行う。 - 特許庁

An ILVU (Interleaved Unit) being the interleaved processing unit is definitely decided in a direction opposite to a direction of a bit stream for a VOB (Video Object)-B, a VOB-C, and a VOB-D which are subjected to the interleave processing.例文帳に追加

インタリーブ処理を行うVOB-B,VOB-C,VOB-Dに対してビットストリーム流れ方向とは逆方向にインタリーブ処理単位であるILVUの確定を行う。 - 特許庁

For example, when the processing time period is beyond the limit, the frame rate and bit rate are reduced according to the excess ratio of the processing time period beyond the limit with respect to the permitted time period.例文帳に追加

例えば、処理時間が範囲外であったときの書込み処理時間における、許容されている時間に対する超過割合に応じた割合だけ下げる。 - 特許庁

To speed up an image drawing processing as a whole by generating a bit map pattern while taking into account the capacity of an available memory in the case of conducting the image drawing processing.例文帳に追加

描画処理を行うにあたり、利用可能なメモリの量を考慮しつつビットマップパターンを作成することで、描画処理自体を全体的に高速化する。 - 特許庁

To do away with processing unevenness due to glitch noise generated when a multi-bit D/A converter is used for controlling of deflection voltage, in the course of processing by convergent charged particle beam.例文帳に追加

収束荷電粒子線による加工において、偏向電圧の制御にマルチビット型D/A変換器を用いた時に発生するグリッチノイズによる加工ムラをなくす。 - 特許庁

The error detection processing part reads the entry data and executes the error detection and correction processing of the retrieval object data of the entry data based on the redundancy bit of the entry data.例文帳に追加

エラー検出処理部は、エントリデータを読み出し、エントリデータの冗長ビットに基づいて、エントリデータの検索対象データの誤りの検出訂正処理を実行する。 - 特許庁

The digital signal demodulation IC 82 demodulates video or audio by digital signal processing, detects a bit error rate BER during digital signal processing and inputs it to a CPU84.例文帳に追加

デジタル信号復調IC82は、映像や音声をデジタル信号処理により復調するとともに、デジタル信号処理時のビットエラーレートBER を検出しCPU84に入力する。 - 特許庁

To provide a semiconductor memory inspection device which suppresses memory consumption in fail bit map data display processing of a GUI tool, and can increase processing speed.例文帳に追加

GUIツールでのフェイルビットマップデータ表示処理におけるメモリ使用量を抑え、処理速度を向上させることができる半導体メモリ検査装置を提供すること。 - 特許庁

To dispense with a bit inversion operation by a central processing unit in reading or writing data to and from a peripheral module by the central processing unit through a data bus.例文帳に追加

中央処理装置がデータバスを介して周辺モジュールからデータを読み出し、また書き込む際に、中央処理装置がビット反転操作をしないで済むようにする。 - 特許庁

To provide a means for reducing the occurrence of bit error caused by composing processing in a zone boundary, in a diversity receiving apparatus for performing maximum ratio synthetic diversity processing.例文帳に追加

最大比合成ダイバーシチ処理を行うダイバーシチ受信装置において、ゾーン境界での合成処理によるビット誤りの発生を軽減する手段を提供する。 - 特許庁

In search processing, average bit rate of compressed audio data being written by preceding reading is calculated in parallel to reading (reproducing) of compressed audio data written in a temporary storage means, and search processing operation is performed by using the bit rate.例文帳に追加

サーチ処理において、一時記憶手段に書き込まれた圧縮オーディオデータの読み出し(再生)を行うのに並行して、読み出しに先行して書き込まれている圧縮オーディオデータの平均ビットレートを計算し、そのビットレートを用いてサーチ処理動作を行う。 - 特許庁

After the pre-rendering processing (703) of the page 3 is performed by utilizing the M renderer, the bit map image of only K images is stored in the band memory of a RAM ad it is read (704) by a bit map output processing module (C) and transferred to a printer.例文帳に追加

Mレンダラを利用してページ3のプレレンダリング処理(703)を実行した後、K画像のみのビットマップ画像をRAMのバンドメモリに貯えておき、これをビットマップ出力処理モジュール(C)によって読み出して(704)プリンタに転送する。 - 特許庁

A copying machine uses an image processing system to decode update information of address and data of a CPU register recorded as an image on a mode setting original into bit data and an image processing setting control section 20 writes the bit data to a register and a RAM on behalf of a CPU.例文帳に追加

この発明は、複写機において、モード設定原稿上に画像として記録されたCPUレジスタのアドレスとデータの更新情報を、画像処理系を使用してビットデータにデコードし、CPUの代わりにレジスタやRAMへの書き込みを行う。 - 特許庁

Parallelly to the processing, a second CPU 31 checks a first transmission bit and performs a data read processing to the first data buffer in the case that it is readable in a step S11, inverts the first reception bit in a step S12, and performs the data read processing similarly to the second data buffer and inverts a second reception bit in steps S13 and S14.例文帳に追加

この処理と平行して第2CPU31は、ステップS11において第1送信ビットをチェックし、読み出し可能な場合第1データバッファに対してデータ読み出し処理を行い、ステップS12において第1受信ビットを反転させ、ステップS13およびS14において第2データバッファに対して同様にデータ読み出し処理を行い、第2受信ビットを反転させる。 - 特許庁

One puncturing position calculation circuit is operated in time division synchronously with the periodicity of arrangements of an information bit code sequence and a redundant bit coding sequence in a transmission code sequence resulting from multiplexing the information bit code sequence and the redundant bit coding sequence in the case of performing puncturing and individually calculates a puncturing position to apply puncturing processing to each of the information bit code sequence and the redundant bit coding sequence.例文帳に追加

パンクチャリングを行う際に、情報ビット符号系列と冗長ビット符号系列とが多重化された送信符号系列における、情報ビット符号系列及び冗長ビット符号系列の配置の周期性に同期させて、一つのパンクチャリング位置算出回路を時分割で動作させ、情報ビット符号系列と冗長ビット符号系列の各々について、個別にパンクチャリング位置を算出してパンクチャリング処理を行うこと。 - 特許庁

An image processor 1 compares a processing cost in the case of a bit-map form and a processing cost in the case of a run-length form concerning a binarized image to which image processing is to be executed, selects the data form of which processing cost is the lower and executes the image processing to the binarized image with it, and outputs the binarized image that has been processed.例文帳に追加

画像処理装置1は、画像処理を施す2値画像について、ビットマップ形式の場合の処理コストと、ランレングス形式の場合の処理コストとを比較し、処理コストの小さいデータ形式を選択して2値画像に画像処理を施し、処理後の2値画像を出力する。 - 特許庁

The processing device in this invention is constituted with a memory unit which can store data, a butterfly arithmetic processing part to perform plural of butterfly arithmetic processing and a processing part to reassemble bits in reverse order which writes result of the plural butterfly arithmetic processing by the butterfly arithmetic processing part into a memory address reassembled in reverse bit order without writing the results of the butterfly arithmetic processing into the memory address in processing sequence.例文帳に追加

本発明の処理装置は、データを記憶可能なメモリと、複数のバタフライ演算処理を行うバタフライ演算処理部と、バタフライ演算処理部による複数のバタフライ演算処理の結果を処理順のメモリのアドレスに書き込まず、ビット逆順の並び替えを行ったメモリのアドレスに該バタフライ演算処理の結果を書き込むビット逆順並び替え処理部とを有する。 - 特許庁

In this case, the function restriction of arrangement wiring data with function restriction is performed by a restriction release processing part 6, and a bit stream generated from the arrangement wiring data by a bit stream generating part 7 are temporarily encrypted by an encryption processing part 8, and decoded by a decoding processing part 9, and written in the FPGA or ROM by a write processing part 10.例文帳に追加

このとき、制限解除処理部6により機能制限付き配置配線データの機能制限を行なうとともに、ビットストリーム生成部7で配置配線データから生成されたビットストリームは暗号化処理部8で一旦暗号化された後、復号化処理部9で復号化されて書込処理部10でFPGA又はROMに書き込まれる。 - 特許庁

According to the image processor, when the ROP processing is carried out by an image plotting section 12, tag information indicating that the ROP processing has been carried out in an ROP processed area, is added to data, and a bit map image subjected to rendering processing by a rendering section 13 is transferred to a screen processing section 21.例文帳に追加

描画部12でROP処理を行った場合、そのROP処理領域についてはROP処理を行った旨のタグ情報を付加し、レンダリング部13でレンダリング処理されたビットマップ画像をスクリーン処理部21へ渡す。 - 特許庁

It becomes possible to directly write out a result of multiple valued error diffusion processing and a binary valued result of the dither processing, without bit expansion for a memory area, by binarizing the output of the dither processing as 0 and the maximum output value of the error diffusion processing.例文帳に追加

ディザ処理の出力を0と誤差拡散処理の最大出力値の2値にする事で、一つの記憶領域に対して、多値化の誤差拡散処理結果と、2値化のディザ処理結果をビット拡張せずに直接書き出す事を可能にした。 - 特許庁

A CPU of the transmission unit executes information transmission control (de-framing processing of data to be sent, resolution degrading processing and error correction bit reduction processing) to reduce an arithmetic processing quantity in the reception unit depending on a residual amount of the battery of the reception unit.例文帳に追加

送信ユニットのCPUは、受信ユニットのバッテリー残量に応じて、受信ユニットでの演算処理量を軽減するための情報送信制御(送信するデータのコマ落とし処理や、解像度落とし処理や、エラー訂正ビットの減少処理)を行う。 - 特許庁

An interpolation circuit 2 executes interpolation processing to decrease a quantization step so as to extend bits of a digital signal D0 whose quantization bit length n is 16 and whose sampling frequency fS0 is 44.1 kHz into quantization bit length m is 24 that is far longer than a quantization bit length k is 20 of a digital/analog converter.例文帳に追加

補間回路2は量子化ステップを小さくする補間処理を実行し、量子化ビット長n=16、サンプリング周波数f_S0=44.1kHz のディジタル信号D_0 を、D/A 変換器4の量子化ビット長k=20よりはるかに大きな量子化ビット長m=24にビット拡張させる。 - 特許庁

A first-alarm processing section of the fire detector, when it detects a fire and issues the first alarm of the same detector line, transmits a bit string following a common fire signal, and transmits an address bit signal in the rank of the bit string corresponding to its own address.例文帳に追加

火災感知器の1報目処理部は、火災を検出して同一感知器回線の1報目を発報した場合に、共通の火災信号に続いてビット列を送信すると共に自己のアドレスに該当するビット列の順位でアドレスビット信号を送信する。 - 特許庁

The DWT section 13 outputs a transform coefficient obtained by applying wavelet transform to an input signal, and a coefficient bit modeling section 20 applies bit modeling processing in the unit of bit planes to a transform coefficient QD subjected to scalar quantization as required by a quantization section 14.例文帳に追加

DWT部13は、入力信号をウェーブレット変換して得た変換係数を出力し、係数ビットモデリング部20は、量子化部14で必要に応じてスカラー量子化された前記変換係数QDに対してビットプレーン単位のビットモデリング処理を施す。 - 特許庁

To reduce a redundant amount of processing when decoding an encoded bit stream that has been encoded without performing inter-viewpoint prediction.例文帳に追加

視点間予測を行わずに符号化された符号化ビット列を復号する場合において、冗長な処理量を削減する。 - 特許庁

This application provides a bit operation processor, its system and its method capable of reducing the number of operations executed during data processing.例文帳に追加

データ処理中に実行されるオペレーションの数を減少することができるビット操作プロセッサ、システム、および方法を提供する。 - 特許庁

This bit arithmetic processing part 2 executes a program cooperatively with a CPU 1, and an arithmetic part 23 is operated independently of the CPU 1.例文帳に追加

ビット演算処理部2は、CPU1と連係してプログラムを実行し、演算部23は、CPU1とは独立して動作する。 - 特許庁

It is difficult to estimate an original PN series from a bit array on the matrix and data processing of high safety becomes possible.例文帳に追加

マトリクス上のビット並びから元のPN系列を推測することは困難であり安全性の高いデータ処理が可能となる。 - 特許庁

At this time, encryption processing is performed after exclusive OR between plaintext bit strings to be encrypted and encrypted segments in preceding stages is operated.例文帳に追加

このとき暗号化すべき平文ビット列と前段の暗号化セグメントの排他的論理和をとった後に暗号処理を行う。 - 特許庁

To enable the clipping processing of a coefficient even when the number of a bit plane (the number of a truncation) in which a code is destroyed cannot be computed.例文帳に追加

符号が破棄されたビットプレーン数(トランケート数)の算出ができない場合においても、係数のクリッピング処理を可能にする。 - 特許庁

To provide data processing system and a controller allowing sharing of a storage device with a different bit width by a CPU.例文帳に追加

CPUがビット幅の異なる記憶装置を共用することのできるデータ処理システム及び制御装置を提供すること。 - 特許庁

Rearranging the decided ILVUs in the order of the direction of bit stream produces interleave information for the interleave processing.例文帳に追加

確定したILVUをビットストリーム流れ方向の順に並べ替えてインタリーブ処理を行うためのインタリーブ情報を生成する。 - 特許庁

A prediction section 1 applies prediction processing to each pixel of a received image and gives the result of prediction to a bit plane coding section 2.例文帳に追加

予測部1は、入力された画像の各画素について予測処理を行って、予測結果をビットプレーン符号化部2に渡す。 - 特許庁

An error correction encoder 23 executes error correction encoding processing of approximating the error rate of the decoding bit system to zero.例文帳に追加

誤り訂正符号化器23は、復号ビット系列の誤り率を0に近づける誤り訂正符号化処理を実行する。 - 特許庁

Until the corresponding LL subband factor is encoded to the bit stream 402, processing is recursively executed at every DWT level.例文帳に追加

対応するLLサブバンド係数がビットストリーム(402)に符号化されるまで、処理がDWTレベル毎に回帰的に実行される。 - 特許庁

A hierarchy type decoding device 11 performs an inverse processing to a hierarchy-type coding device 10, and decodes two bit streams.例文帳に追加

階層型復号化装置11は、階層型符号化装置10と逆の処理を行い、2本のビットストリームを復号化する。 - 特許庁

A data conversion processing section 12 conducts medium conversion, bit rate conversion and protocol conversion depending on a platform of various terminals 1.例文帳に追加

様々な端末機1のプラットフォームに応じてデータ変換処理部12でメディア変換、ビットレート変換及びプロトコル変換する。 - 特許庁

An outgoing data processing section 22-2 adds the generated TPC bit to the outgoing signal and transmits the resulting signal to the mobile terminal.例文帳に追加

生成されたTPCビットが下りデータ処理部22−2において下り信号に付加されて移動端末へ送信される。 - 特許庁

例文

To reduce processing time to decode encoded data where a plurality of symbols are each replaced by a bit string.例文帳に追加

複数の記号のそれぞれをビット列に置き換えることで符号化した符号化データを復号する際の処理時間を短縮する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS