「bit width」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide data processing system and a controller allowing sharing of a storage device with a different bit width by a CPU.例文帳に追加

ＣＰＵがビット幅の異なる記憶装置を共用することのできるデータ処理システム及び制御装置を提供すること。 - 特許庁

To provide a priority encoder in which the number of wirings is small and a circuit scale is small when the bit width of a priority register is increased.例文帳に追加

プライオリティレジスタのビット幅が増加した場合に配線数が少なく且つ回路規模の小さいプライオリティエンコーダを提供する。 - 特許庁

A PLL 4 generates a clock pulse of multiplication of a clock pulse of the bit stream and outputs the clock pulse to a PWM (pulse width modulation) circuit 2.例文帳に追加

ＰＬＬ４はビットストリームのクロックパルスの逓倍のクロックパルスを生成し、ＰＷＭ（パルス幅変調）回路２へ出力する。 - 特許庁

A whole bit width of the calculation result which is linearly dependent on the square value is not required for transferring to a logarithm range.例文帳に追加

対数レンジへの転換において、平方値に線形従属する計算結果のビット幅全体を対象とする必要はない。 - 特許庁

In this floating point number arithmetic circuit, an instruction with a W bit width is supplied from a memory 200 through a load store unit 110 to an instruction decoder 120.例文帳に追加

Ｗビット幅の命令はメモリ２００からロードストアユニット１１０を介して命令デコーダ１２０に供給される。 - 特許庁

To provide a multipler for multiplying data having a small absolute value by reducing a bit width, while restraining the deterioration in accuracy.例文帳に追加

絶対値の小さいデータを精度劣化を抑制しながらビット幅の削減を行なって乗算する乗算装置を提供する。 - 特許庁

Each of a plurality of addresses provided in an SDRAM has a bit width corresponding to one of 32 bits and 16 bits.例文帳に追加

ＳＤＲＡＭに設けられた複数のアドレスの各々は、３２ビットおよび１６ビットのいずれか一方に相当するビット幅を有する。 - 特許庁

Since the region S/D becoming the bit line is formed by two steps, its width can be arranged without increasing the cell area.例文帳に追加

ビット線となる領域Ｓ／Ｄを２回に分けて形成するので、その幅をセル面積の増大なく揃えることができる。 - 特許庁

To thicken the line width of horizontal lines in a subscanning direction without losing the shape of picture data developed like a bit map and to uniform a line width ratio of vertical lines to horizontal lines.例文帳に追加

ビットマップ状に展開した画像データの形状を損なわずに水平線分の副走査方向の線幅を太線化し、垂直線分と水平線分の線幅比率を均一化する。 - 特許庁

A pulse width modulation part 73 corrects the exposure light, subjected to a pulse width modulation system obtained from the bit map data according to film thickness or the like of a charge receptor, and generates a PWM signal.例文帳に追加

パルス幅変調部７３は、ビットマップデータから求めたパルス幅変調方式に従う露光光を、電荷受容体の膜厚等で補正して、ＰＷＭ信号を生成する。 - 特許庁

The over driving controller is provided with an over driving pulse generator of which the pulse width is different in accordance with variation of power source voltage, and decides the over driving period during bit line sensing by pulse width.例文帳に追加

オーバードライブ制御部は、電源電圧の変動に応じてパルス幅が異なるオーバードライブパルス発生器を備え、パルス幅によってビットラインセンシング時のオーバードライブ期間を決定する。 - 特許庁

A receiving means 160 restores the received series-signal data to the parallel-signal data in the specified bit width, restores the parallel-signal data to the parallel-signal data in an arbitrary bit width, and converts the parallel-signal data into a signal synchronized with specified clocks, respectively.例文帳に追加

受信手段１６０は、受信した直列信号データを所定のビット幅の並列信号データに復元し、さらに、任意のビット幅を有する並列信号データに復元した上で、それぞれ所定のクロックに同期した信号に変換するようにした。 - 特許庁

A silicon oxide film 21 is formed on the inner wall surface of a wiring groove 23 cut in a silicon oxide film 20, and a bit line BL is formed on its inner side, by which the bit line BL can be lessened in width.例文帳に追加

酸化シリコン膜２０に形成された配線溝２３の内壁に酸化シリコン膜２１を形成し、その内側にビット線ＢＬを形成することによって、ビット線ＢＬの微細化を実現する。 - 特許庁

When an order information input part 21 inputs trail order information including a trail width, a trail counter-bit initial value setting part 31 sets the initial value of a trail counter-bit from the trail order information.例文帳に追加

注文情報入力部２１がトレール幅を含むトレール注文情報を入力すると、トレール逆指値初期値設定部３１がトレール注文情報からトレール逆指値の初期値を設定する。 - 特許庁

A voltage arithmetic circuit 1312 operates the applied voltages and application times calculated by the bits to perform conversion into a V1 (MV1) voltage and its bit width and sign bit and a V2 (MV2) voltage of one pulse.例文帳に追加

電圧演算回路１３１２は各ビットで算出された印加電圧と印加時間を演算し、Ｖ１（ＭＶ１）電圧とそのビット幅と符号ビットおよび１パルスのＶ２（ＭＶ２）電圧に変換する。 - 特許庁

Image data of three bits is converted at the gradation setting part 12 and the printing position control part 13 to 8-bit gradation data and 2-bit attribute data, and inputted to a pulse width modulation part 15 altogether.例文帳に追加

階調設定部１２と印字位置制御部１３で，３ビット分の画像データが８ビットの階調データと２ビットの属性データとに変換され，まとめてパルス幅変調部１５に入力される。 - 特許庁

The cutter bit 18 and the preparatory cutter bit 20 can be moved in the width direction and the advance direction of the spoke 13 without being adjoined, and soil and sand can flow smoothly.例文帳に追加

これによれば、カッタスポーク１３に固定されるカッタビット１８と予備カッタビット２０とを隣り合せることなくスポーク１３の幅方向ないし進行方向にずらすことができ、土砂の流れをスムーズにできる。 - 特許庁

A data line of a PCI(Peripheral Component Interconnect) bus interconnecting a personal computer 3 to external peripheral devices is divided in a direction of a bit width and camera modules 1 being inspection objects are connected to each division bit.例文帳に追加

パーソナルコンピュータ３と外部周辺機器を接続するＰＣＩバスのデータ線をｂｉｔ幅方向に分割し、分割ｂｉｔ毎に検査対象である複数のカメラモジュール１を接続する。 - 特許庁

The number of input/output data bits in the trace mode of this built-in trace memory is set to be the natural number times of the bit width of an internal data bus 25.例文帳に追加

この内蔵トレースメモリのトレースモード時の入出力データビット数を内部データバス（２５）のビット幅の自然数倍に設定する。 - 特許庁

At this point of time, the bit lines BL, /BL are discharged by giving an equalizing signal EQ of the prescribed pulse width to a reset circuit 20.例文帳に追加

この時点で、リセット回路２０に所定パルス幅のイコライズ信号ＥＱを与えることにより、ビット線ＢＬ，／ＢＬを放電させる。 - 特許庁

A counter 2 generates a pulse width of integral times as large as one period of a clock signal according to the upper bit of a digital input signal DIN.例文帳に追加

カウンタ２はデジタル入力信号ＤＩＮの上位ビットに従ってクロック信号の１周期の整数倍のパルス幅を生成する。 - 特許庁

Based on the data section position, the data having the short bit width are extracted from the converted parallel data and written to a clock transferring buffer.例文帳に追加

変換したパラレルデータから前記データ区切り位置を基準に前記短いビット幅のデータを取り出し、クロック乗換えバッファへ書き込む。 - 特許庁

A memory information setting circuit 11 has a tristate buffer setting the bit width and the number of wait cycles of the boot ROM 3 to an input terminal.例文帳に追加

メモリ情報設定回路１１は、入力端子にブートＲＯＭ３のビット幅,ウエイトサイクル数が設定されたトライステートバッファを有する。 - 特許庁

By making the groove width smaller enough at this time as compared with the groove interval, the recording density is increased even for the same bit area.例文帳に追加

このとき溝幅を溝周期に比べて十分小さくすることで、ビット面積が同じでも記録密度を高くすることができる。 - 特許庁

Data communication is carried out via a second data bus 22 of the second bit width in between the data storing part 18 and the information processing unit 12.例文帳に追加

データ記憶部１８と情報処理装置１２との間では、第二のビット幅の第二データバス２２を介してデータ通信が行われる。 - 特許庁

Data lines 14 and 15 having a bit width equivalent to one word transmit the data read from banks 1 and 2 to an output switching circuit 16.例文帳に追加

１ワード分のビット幅を有するデータ線１４、１５は、バンク１，２から読み出されたデータを出力スイッチ回路１６に伝送する。 - 特許庁

Thus, the transmitting bit rate of the multimedia to be transmitted can be dynamically regulated in response to the band width of the network environment.例文帳に追加

これにより、ネットワーク環境の帯域幅に応じて、送信するマルチメディアデータの送信ビットレートを動的に調整することができる。 - 特許庁

The 8-bit width of image data is expanded into 12 bits of {image data (8 bits) + matrix size (4 bits)} by the γ-conversion table 1.例文帳に追加

そして、γ変換テーブル１で、画像データのビット幅８ビットを、画像データ（８ビット）＋マトリックスサイズ（４ビット）の１２ビットに拡張する。 - 特許庁

A bit width conversion and redundant data eliminating section 20 eliminates the added redundant data based on the escape data and provides an output of the result.例文帳に追加

ビット幅変換及び冗長データ除去部２０では、このエスケープデータに基づいて付加された冗長データを除去して出力する。 - 特許庁

The class D amplifier 20 in an audio output circuit 100 amplifies a 1-bit audio signal SIG 12 subjected to pulse width modulation.例文帳に追加

オーディオ出力回路１００において、Ｄ級アンプ２０は、パルス幅変調された１ビットのオーディオ信号ＳＩＧ１２を増幅する。 - 特許庁

Thus, double-precision calculation is performed without unnecessarily increasing a bit width of the adder 123 and the accumulator 131.例文帳に追加

従って、加算器１２３およびアキュムレータ１３１のビット幅を不要に増加させることなく、倍精度演算を実行することができる。 - 特許庁

Furthermore, stuff insertion is carried out by dividing a stuff bit into a plurality of stuff bits of a clock width of the higher-rate transmission line to reduce jitters.例文帳に追加

更に、スタッフビットを高速側伝送路クロック幅の複数のスタッフビットに分割してスタッフ挿入を行い、ジッタを少なくする。 - 特許庁

To provide a data storage device for storing data by reducing a bit width, while restraining the degradation of accuracy of the data having a small absolute value.例文帳に追加

絶対値の小さいデータを精度劣化を抑制しながらビット幅の削減を行なってデータを記憶すデータ記憶装置を提供する。 - 特許庁

A picture group quantization width calculation means 102 outputs a certain complexity out of the plurality of complexities and a quantization width adjusting means 103 calculates the quantization width by using a previously set average bit rate and the outputted complexity.例文帳に追加

また、ピクチャ群量子化幅計算手段１０２が複数の複雑度からある複雑度を出力し、量子化幅調整手段１０３が予め設定された平均ビットレートと出力された複雑度とを用いて量子化幅を計算する。 - 特許庁

The copier system has a data bus width of a nonvolatile memory smaller than a data bus width of the copier system, and prevents the erroneous writing of the data without executing writing as long as a bit does not coincide with a preset authenticating code by setting the bit of a data bus unconnected with the nonvolatile memory as a bit for the writing authenticating code.例文帳に追加

不揮発性メモリのデータバス幅が、複写機システムのデータバス幅より小さい複写機システムにおいて、不揮発性メモリの接続されていないデータバスのビットを書き込み認証用コード用のビットとし、あらかじめ設定してある認証コードと一致しない限りは書き込みを行わないとすることで、データの誤書き込みを防止する。 - 特許庁

A subtraction part 12, which a bit extension device 1 includes, generates a difference signal D3 by performing subtraction process on the input image signal D1 whose bit width is extended by a bit extension part 10 and a smooth signal D2 after smoothing the input image signal S1.例文帳に追加

ビット拡張装置１が有する減算部１２は、ビット拡張部１０によってビット幅を拡張された入力画像信号Ｄ１と、入力画像信号Ｓ１を平滑化した後の平滑化信号Ｄ２とを減算処理して差分信号Ｄ３を生成する。 - 特許庁

A magnetic head is constituted so that a magnetic field strength distribution in the recording bit direction becomes the resultant of a magnetic field distribution of the narrow width shape and a magnetic field distribution of the wide width shape that affects so as to intensify that of the narrow shape.例文帳に追加

記録ビット方向の磁界強度分布がトラック方向に幅の狭い形状の部分と、それを強める働きをする幅の広い磁界分布の合成となるように磁気ヘッドを構成する。 - 特許庁

Thus the bus width of the storage means capable of writing/ reading out data by bit width larger than that of I/O data can be effectively utilized.例文帳に追加

以上の構成により、入出力データのビット幅より大きなビット幅でデータの書き込み読み出しを行うことのできる記憶手段に対して、そのバス幅を有効に活用することが可能となる。 - 特許庁

The semiconductor memory controller, which outputs data to be stored in a memory unit to the memory unit via a bus of N-bit width (N is an even number), duplicates the data, simultaneously outputs the respective data of N/2 bit width to two different locations of the memory unit, and stores the duplicated data in the two locations of the memory unit, respectively.例文帳に追加

メモリ部に記憶するデータを、Ｎ（ただし、Ｎは偶数）ビット幅のバスを介して、メモリ部へ出力する半導体メモリコントローラであって、データの２重化処理を行い、それぞれのデータを、Ｎ／２ビット幅にて、同時にメモリ部の２箇所に出力し、メモリ部の２箇所に記憶する。 - 特許庁

A hash function determination unit 200 determines a section identification value generating function from candidate functions that are candidates of section identification value generating function, the generating function generating a section-identification value identifying a reuse section by a value of a bit width narrower than the bit width of the starting address of the reuse section.例文帳に追加

ハッシュ関数決定部２００は、再利用区間の開始アドレスのビット幅より狭いビット幅の値により再利用区間を識別する区間識別値を生成するための区間識別値生成関数を、区間識別値生成関数の候補である候補関数から決定する。 - 特許庁

As a result of the operation by the arithmetic unit 13, a first register and second register ov0, ov1, having a narrower bit width than the first bit width, retain overflowed digit data as overflow data, and supplies the retained overflow data to at least one input end of the arithmetic unit 13 as upper bits.例文帳に追加

第１のビット幅より狭いビット幅を有する第１、第２のレジスタｏｖ０、ｏｖ１は、演算器１３による演算の結果、あふれた桁のデータをオーバーフローデータとして保持し、演算器１３の少なくとも一方の入力端に、上位ビットとして保持したオーバーフローデータを供給する。 - 特許庁

To provide a routing engine apparatus which is provided for a router apparatus based on the IPv6 protocol and capable of relieving the processing load on a processor wherein one CAM search system uses a search key having a bit width larger than a processable bit width so as to increase the number of search times and speed.例文帳に追加

ＩＰｖ６プロトコルに基づくルータ装置に設けられ、１個のＣＡＭ検索システムが、処理可能なビット幅よりも長いビット幅を有する検索キーを用いて、検索回数と検索速度とを高速化でき、かつプロセッサの処理負荷を軽減可能なルーティングエンジン装置を提供する。 - 特許庁

A path setting circuit (122) changing over a data transfer path according to the effective transfer data bit width is provided between a data bus (96) and an orthogonal memory cell array (110), and a writing area is set by read/write circuits (113a-113d) according to the bit width of the data transferred through the bus.例文帳に追加

データバス（９６）を直交メモリセルアレイ（１１０）の間に、有効転送データビット幅に応じてデータ転送経路を切換える経路設定回路（１２２）を設け、バスを転送されるデータのビット幅に応じて書込領域をリード／ライト回路（１１３ａ−１１３ｄ）により設定する。 - 特許庁

Thus, an (X+1)th bit of a FIF of a DCS signal is assigned for a notice as to faxing in a free size (atypical size) width, and when the bit is set to '1', the facsimile equipment at a receiver side discriminates the image information to have the free size width and stores the received image information to a memory card.例文帳に追加

そのため、ＤＣＳ信号のＦＩＦのＸ＋１ビットについて、自由サイズ（非定型サイズ）幅での送信を行う旨の通知用に割り当て、受信側のファクシミリ装置は、このビットが１の場合に、自由サイズ幅の画像情報と判定して、受信した画像情報をメモリカードに格納する。 - 特許庁

In the debug function-incorporated microcomputer, a DBG (debug unit) 3, when tracing the instruction bus 12 via an output bit width of 8 bits smaller than 32 bits of the bit width of the instruction bus 12, traces every 4 higher bits of two instructions parallel output to the instruction bus 12.例文帳に追加

デバック機能内蔵型マイクロコンピュータにおいて、ＤＢＧ（デバックユニット）３は、命令バス１２のビット幅の３２ビットよりも少ない８ビットの出力ビット幅で命令バス１２をトレースする時、命令バス１２に並列出力される２つの命令を上位から４ビットづつトレースする。 - 特許庁