「bit width」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The digit line DL has a width WDL at the intersection part, and the bit line BL has a width WBL at the intersection part.例文帳に追加

ディジット線ＤＬはこの交差部分において幅ＷＤＬを有しており、かつビット線ＢＬはこの交差部分において幅ＷＢＬを有している。 - 特許庁

The pulse width modulation signal generation circuit 200 generates a pulse width modulation signal based on (a+b) bit gradation data read from RAM 210.例文帳に追加

パルス幅変調信号生成回路２００は、ＲＡＭ２１０から読み出された（ａ＋ｂ）ビットの階調データに基づいて、パルス幅変調信号を生成する。 - 特許庁

To effectively utilize the bus width of a storage means capable of writing/reading out data by bit width larger than that of I/O data.例文帳に追加

入出力データのビット幅より大きなビット幅でデータの書き込み読み込みを行うことのできる記憶手段に対して、そのバス幅を有効に活用する。 - 特許庁

The means bit rate adjustment means 103 compares the quantization width Qgop with the code quantity Sj to decide the quantization width Qj in response to excess or deficiency of the code quantity Sj.例文帳に追加

平均ビットレート調整手段１０３は量子化幅Ｑgopと符号量Ｓj と比較して符号量Ｓj の過不足に応じて量子化幅Ｑj を決定する。 - 特許庁

A pulse width conversion part 72 extends a pulse width per bit of the SOH selected in the SOH selection part 71 and outputs it to a general-purpose oscilloscope 8.例文帳に追加

パルス幅変換部７２はＳＯＨ選択部７１で選択されたＳＯＨの１ビット当たりのパルス幅を伸長して汎用オシロスコープ８に出力する。 - 特許庁

When the selected screen table is a majority bit table 73, the read drive pulse width in 8 bits are fed to a pulse width modulation section 33 without any processing.例文帳に追加

選択したスクリーンテーブルが多数ビットテーブル７３である場合、読み出された８ビットの駆動パルス幅データはそのままパルス幅変調部３３に供給される。 - 特許庁

In a master roll 119, a marker 2 is formed in a master sending direction on a master, wherein the marker is bit strings each having a period and has such a property that the position is uniquely defined on the bit string when the continuous bit strings having an arbitrary width is extracted from bit strings.例文帳に追加

マスタロール１１９は、周期を持つビット列であり、該ビット列より任意の幅の連続したビット列を抽出するとビット列上で一意に位置が定まる性質を持つマーカ２が、マスタ上のマスタ送り方向に形成されている。 - 特許庁

Consequently, even when a spacer 34 having the same thickness is used, the adjustment width can be varied bit by bit and the adjusting direction and adjustment width of the lens block 10 can, therefore, easily be changed.例文帳に追加

これにより、同一厚さのスペーサ３４を用いたとしても調整幅を小刻みに変えることができ、したがって、レンズブロック１０の傾き調整方向及びその調整幅の変更を容易にすることができる。 - 特許庁

Image data to be written in the image memory 4 is image data of CMYK color components after halftone processing and has the bit width shorter than the bit width Z of image data to be inputted to the color display device 7.例文帳に追加

画像メモリ４に書き込まれる画像データは、中間調処理後のＣＭＹＫ各色成分の画像データであり、そのビット幅はカラー表示装置７に入力すべき画像データのビット幅Ｚよりも小さい。 - 特許庁

These parallel computers are constituted of a quadrature shift register 6 and a memory 3, data is transferred to the quadrature shift register 6 with P bit width by an M step, the data is transferred (inputted/outputted) to the memory 3 with M bit width by a P step.例文帳に追加

直交シフトレジスタ６と、メモリ３とからなり、直交シフトレジスタ６にデータがＰビット幅でＭステップにより転送され、メモリ３にそのデータがＭビット幅でＰステップにより転送（入出力）される。 - 特許庁

Data with a N bit width embedded in an instruction as an immediate are converted into a floating point number with a F bit width by a converting circuit 130, and defined as an arithmetic object by an arithmetic unit 140 of the floating point number.例文帳に追加

命令中に即値として埋め込まれたＮビット幅のデータは変換回路１３０によりＦビット幅の浮動小数点数に変換され、浮動小数点数の演算器１４０による演算対象となる。 - 特許庁

Data bit width in the burst error correction capacity of the error correction code is allocated to a channel/storage element.例文帳に追加

また、誤り訂正符号のバースト誤りの訂正能力内のデータビット幅をチャネル／記憶素子に割り付ける。 - 特許庁

The heating layer 5 has nearly the same width W1 as the memory layer 6 along the extension direction of the bit lines 9.例文帳に追加

加熱層５は、ビット線９の延びる方向に沿って記憶層６とほぼ同一の幅Ｗ１を有する。 - 特許庁

A decoder 14 decodes an output of the F/F circuit 13 into a 3-bit width output signal So.例文帳に追加

Ｆ／Ｆ回路１３の出力は、デコーダ１４により３ビット幅の信号にデコードされ、出力信号Ｓ_Ｏになる。 - 特許庁

In second transposition, a first transposed Bloom filter tbf(p) is divided by a word bit width w into c segments.例文帳に追加

２回目の転置では、第１の転置ブルームフィルタｔｂｆ（ｐ）をワードのビット幅ｗでｃ個に分割する。 - 特許庁

This makes it possible to calculate the width Ws and height Hs of a rectangle circumscribing the bit pattern (S204).例文帳に追加

これにより、当該ビットパターンに外接する四角形の幅Ｗｓと高さＨｓとが算出される（Ｓ２０４）。 - 特許庁

A CPU core 10 measures a count value to the next edge and measures plural bits having bit width within specified bits.例文帳に追加

ＣＰＵコア１０は次のエッジまでのカウント数を測定し、ビット幅が規定ビット内のビットを複数個測定する。 - 特許庁

The 1:4 transceiver 60 converts serial data into parallel in a 4-bit width and outputs the parallel data to the variable converters 71-74.例文帳に追加

１：４トランシーバ６０は、シリアルデータを４ビット幅のパラレルデータ化し、可変コンバータ７１〜７４へ出力する。 - 特許庁

The moving average circuit 820 receives sign data of two-bit width from the plus/minus determination circuit and performs moving average processing.例文帳に追加

移動平均回路８２０は、正負判定回路からの２ビット幅の符号データを受けて移動平均処理する。 - 特許庁

On the other hand, the data are read out from the storage part 12 by 64-bit width, stored in the interface 11 and outputted as an output signal Do in each 8-bit unit for eight cycles.例文帳に追加

また、記憶部１２より６４ビット幅でデータを読み出してインターフェース１３に格納し、８ビット単位で８サイクルかけて出力信号Ｄｏとして出力する。 - 特許庁

The aggregate length of the NMOS transistors is the same as a length of the pass transistor of the bit cell, and widths of the NMOS transistors are different from a width of the pass transistor of the bit cell.例文帳に追加

前記ＮＭＯＳトランジスタの長さは前記ビットセルのパストランジスタの長さと等しく、前記ＮＭＯＳトランジスタの幅は前記ビットセルのパストランジスタの幅と異なる。 - 特許庁

To provide a semiconductor memory capable of suppressing waste of a layout area in a sense amplifier even when a bit line width or a bit line interval is further narrowed.例文帳に追加

ビット線幅あるいはビット線間隔の狭小化が進んでも、センスアンプのレイアウト面積の無駄を抑制することができる半導体記憶装置を提供する。 - 特許庁

Clock signals inverted from each other are input to ck terminals of two 32-bit DRAMs 80 and 90 wired OR-connected to a data bus of 32-bit width.例文帳に追加

３２ｂｉｔ幅のデータバスにワイヤードオア接続された２つの３２ｂｉｔのＤＲＡＭ８０，９０のｃｋ端子には、互いに反転したクロック信号が入力されている。 - 特許庁

To provide a processing method of variable bit rate and recording medium for providing a multimedia streaming service with diversified bit rates in response to changes in the band width of a communication network.例文帳に追加

通信網の帯域幅変化によって多様なビット率のマルチメディアストリーミングサービスを提供するための可変ビット率処理方法および記録媒体を提供する。 - 特許庁

In the display system having a 32-bit width memory, a polarity signal is assigned to remainder 8 bits generated by storage of respective 8-bit image data of R, G, and B and is transferred.例文帳に追加

３２ビット幅のメモリを有する表示システムにおいて、Ｒ，Ｇ，Ｂ各８ビットの映像データの格納で生じる余り８ビットにポラリテイ信号を割り当てて転送する。 - 特許庁

In addition, a bit line BL formed at the top of the memory cell selecting MISFET extends in the X direction on the principal surface of the semiconductor substrate with the same width and the distance between the adjacent bit lines BL is larger than the width.例文帳に追加

また、メモリセル選択用ＭＩＳＦＥＴの上部に形成されるビット線ＢＬは、半導体基板の主面のＸ方向に沿って同一の幅で延在し、互いに隣接するビット線ＢＬ同士の間隔は、前記幅よりも広い。 - 特許庁

A bus connection resource database read-in part 121 obtains the identifier of a resource and the kind, bit width, and address of the bus and a bus protocol library read-in part 122 obtains the signal kind, input and output directions, bit width, and timing used for the bus.例文帳に追加

バス接続リソースデータベース読み込み部１２１は、リソースの識別子、バスの種類、ビット幅、アドレスを取得し、バスプロトコルライブラリ読み込み部１２２は、バスで使用される信号種類、入出力方向、ビット幅、タイミングを取得する。 - 特許庁

An arithmetic unit 13 includes first and second input ends, in which at least the first input end has a second bit width wider than the first bit width, and performs operation for data supplied from the general register 12 to the first and the second ends.例文帳に追加

演算器１３は、第１、第２の入力端を有し、少なくとも第１の入力端が第１のビット幅より広い第２のビット幅を有し、汎用レジスタ１２から第１、第２の入力端に供給されるデータを演算する。 - 特許庁

To provide a device and a method for processing image with which a bit map can be continuously generated even when a line width is narrower than the width of one scan line of an output device.例文帳に追加

線幅が出力装置の１スキャンライン幅よりも狭い場合にも連続したビットマップの生成を可能とした画像処理装置および画像処理方法を提供する。 - 特許庁

A bit address pattern is made on a disk type recording medium used for an information recording device of a variable track width system.例文帳に追加

可変トラック幅方式の情報記録装置に用いられるディスク状記録媒体上にビットアドレスパターンを作成する。 - 特許庁

Then, on a reading side of the clock transferring buffer, the received data are read by the bit width sectioned by the data boundary.例文帳に追加

そして、クロック乗り換えバッファの読み出し側において、データ境界で区切られたビット幅で受信データを読み出す。 - 特許庁

Based on the hit rate thus determined, the bit width of a tag address which is obtained by dividing the low-order address of the LUT is variably controlled.例文帳に追加

判定されたヒット率に基づいて、ＬＵＴの下位アドレスを分割したタグアドレスのビット幅を可変に制御する。 - 特許庁

To provide a variable frequency divider capable of performing a more stable high-speed operation without increasing the bit width of a counter.例文帳に追加

カウンタのビット幅を増大させずに、より安定的な高速動作が可能とされた可変分周器を提供する。 - 特許庁

The rewriting program B21 is so disposed in the flash memory A2 by a compiler and a linker as to be read by the 8-bit bus width.例文帳に追加

書き換えプログラムＢ２１をフラッシュメモリＡ２内に８ビットバス幅で読み出せるようにコンパイラとリンカにより配置する。 - 特許庁

In this case, the personal digital assistant PDA is inquired about bit width of a transmission path with the personal digital assistant PDA.例文帳に追加

この際、携帯情報端末ＰＤＡとの伝送路のビット幅を携帯情報端末ＰＤＡに問い合わせる。 - 特許庁

An A/D converter 2 converts pixel data output from an image pickup element 1 into pixel data with a 12-bit width.例文帳に追加

Ａ／Ｄ変換器２は、撮像素子１から出力される画素信号を１２ｂｉｔ幅の画素データに変換する。 - 特許庁

The bit conversion part 34 specifies the position of the most significant bit for each of a plurality of subcarriers constituting the multicarrier signal, and determines the position of bit width to be used in common for each of the plurality of subcarriers on the basis of the specified position of the most significant bit.例文帳に追加

ビット変換部３４は、マルチキャリア信号を形成している複数のサブキャリアのそれぞれに対して、最上位のビット位置を特定し、特定した最上位のビット位置をもとに、複数のサブキャリアのそれぞれに対して共通に使用すべきビット幅の位置を決定する。 - 特許庁

A semiconductor memory is provided, which includes a memory 10, and a data-transfer part 17 which transfers/receives data to/from the memory 10, the date-transfer part having a first mode in which data is transferred with a first bit width and a second mode in which data is transferred with a second bit width.例文帳に追加

半導体記憶装置は、メモリ１０と、メモリ１０との間のデータ転送を行い、第１のビット幅でデータを転送する第１のモードと、第２のビット幅でデータを転送する第２のモードとを有するデータ転送部１７とを含む。 - 特許庁

This semiconductor storage device is constituted to make the read/write bit width variable by selecting the read line of a read circuit 21 and a write line of a write circuit 20 by a read line selector 23 and a write line selector 22 in accordance with a read/write bit width set signal.例文帳に追加

読み出しライン選択器２３、書き込みライン選択器２２により読み出し回路２１の読み出しライン、書き込み回路２０の書き込みラインを読み出し／書き込みビット幅設定信号に従って選択して読み出し／書き込みビット幅を可変とする。 - 特許庁

The external form dimensions of the pits 100 are set at the dimensions higher in the shortest bit width(W) in the radial direction of a disk- like substrate than the shortest bit length(L) in the circumferential direction.例文帳に追加

ピット１００の外形寸法が、ディスク状の基板の半径方向の最短ピット幅（Ｗ）の方が円周方向の最短ピット長（Ｌ）以上の寸法に設定されている。 - 特許庁

The total resistance of bit lines is reduced by making the bit line diffusion layer on which no transistor is formed broader in width or higher in concentration in the flat cell type memory cell area of the semiconductor device.例文帳に追加

フラットセル型メモリセル領域にてトランジスタを形成しないビット線拡散層を幅広とするか、または拡散層濃度を高くすることにより、ビット線全体としての抵抗を低くする。 - 特許庁

ISO 8859 is a series of 15 8-bit character sets all of which have US ASCII in their low (7-bit) half, invisible control characters in positions 128 to 159, and 96 fixed-width graphics in positions 160-255. 例文帳に追加

ISO 8859 は 15 組の一連の 8 ビット文字集合である。 それらは全て下位 (7 ビット) に US ASCII を含み、 128 から 159 には制御文字が配置され、160 から 255 には 96 個の固定幅図形文字が配置されている。 - JM

The CPU 11 prepares a first sampling unit 21 and a second sampling unit 22, and the first sampling unit 21 and the second sampling unit 22 perform the sampling of a binary signal input to an input port 11a in a sampling period which is equal to a bit width of each bit of a preamble and in timing shifted temporally by a half of the bit width.例文帳に追加

ＣＰＵ１１が第１サンプリング部２１及び第２サンプリング部２２を備え、第１サンプリング部２１及び第２サンプリング部２２が、プリアンブルの各ビットのビット幅と同じサンプリング周期で、且つ、ビット幅の１／２の時間ずらしたタイミングで、入力ポート１１ａに入力される２値信号のサンプリングを行う。 - 特許庁

The output signal DI of n-bit width becomes signals DO0' to DO3' with n-bit width and period of 4T synchronizing with sampling clock signals A to D produced by gradually delaying a basic clock signal for period T of DI when it is input in an n-bit edge trigger flip-flop circuit connected in parallel.例文帳に追加

ビット幅ｎビットの出力信号ＤＩは、並列接続されたｎビットエッジトリガフリップフロップ回路に入力されると、基本クロック信号をＤＩの周期Ｔずつ段階的に遅延させて生成したサンプリングクロック信号Ａ〜Ｄに同期して周期が４Ｔであり、かつビット幅ｎビットの信号ＤＯ０’〜ＤＯ３’となる。 - 特許庁

To suppress a several-% decrease in lightness due to narrowing of a display gradation width caused by a bit shift when a display device employs constitution wherein color reduction is performed by a bit shift to suppress in-use capacity of a frame buffer small when a high-resolution video signal is input and then its bit width is restored in reading thereof.例文帳に追加

表示装置において、高解像度の映像信号が入力された時に、フレームバッファの使用容量を抑えるためビットシフトによる減色を行い、その読み出しでビット幅を復元する構成をとった場合、ビットシフトによって表示階調幅が狭まり明るさが数％落ちてしまうのを抑える。 - 特許庁