「bit width」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

A mode having the buffer patterns on both sides in the circumferential direction of the servo patterns between the data track patterns and the servo patterns, a mode that a width in the circumferential direction of the buffer patterns is wider than a servo basic bit length within the circumferential direction of the servo patterns, and the like are preferred.例文帳に追加

該データトラックパターンとサーボパターンとの間であって、かつ該サーボパターンの周方向の両側に緩衝パターンを有する態様、緩衝パターンの周方向幅が、サーボパターンの周方向内でのサーボ基本ビット長より広い態様、などが好ましい。 - 特許庁

To provide a cutting bit which allows for increased width of an annular void to be cut without alteration of the thickness of a cylindrical core body, and a method for earthquake strengthening an existing conduit fixed to a manhole.例文帳に追加

本発明は、コア本体の円筒体の厚さを変えないで切削される環状空隙幅をより大きくすることが出来る切削用ビット及びこれを用いた既設マンホール取付管渠の耐震化工法を提供することを可能にすることを目的としている。 - 特許庁

The number of input signals of each digit in the addition circuit are calculated, based on information on the bit width of the partial products and information on the number of shifts to be made from the lowermost digit to upper digits when the partial products are added in a number-of-input-signals calculation section 20.例文帳に追加

入力信号数算出部２０において、部分積のビット幅の情報と、部分積が加算に際して最下位桁より上位桁に向かってシフトされるシフト数の情報とに基づいて、加算回路の各桁の入力信号数が算出される。 - 特許庁

Under the control of a timing control part 1, the reference potential is set to 1/2 of the prescribed value during the period of LSB bit width of PWM driving of a display element and the light quantity of the light source is modulated so that output light quantity from each of the RGB light emitting elements 3 to 5 becomes 1/2.例文帳に追加

タイミング制御部１の制御により表示素子のＰＷＭ駆動のＬＳＢビット幅の期間基準電位を所定値の１／２とし、ＲＧＢ各発光素子３，４，５の出力光量を１／２となるよう光源光量変調を行う。 - 特許庁

A TPC_slope control part 100 varies and controls a TPC_slope as a coefficient used by the TPC bit generation part 50 to vary and control the transmitted power control width according to the difference between an M-BLER of the received signal and a T-BLER as a target value.例文帳に追加

ＴＰＣ＿ｓｌｏｐｅ制御部１００は、受信信号のＭ−ＢＬＥＲとその目標値であるＴ−ＢＬＥＲとの差に応じて、ＴＰＣビット生成部５０が送信電力制御幅を可変制御する際に用いる係数であるＴＰＣ＿ｓｌｏｐｅを可変制御する。 - 特許庁

In this example, an original document width detection sensor receives five types of signals being A0, A1, A2, A3 and A4 as an A sequence and three types of signals being B1, B2 and B3 as a B sequence and encodes the signals to input them as a three-bit signal (A, B and C) 55 to a port of the CPU 50.例文帳に追加

そしてこの例では、原稿幅検知センサはＡ系列としてＡ０、Ａ１、Ａ２、Ａ３、Ａ４の５種類、Ｂ系列としてＢ１、Ｂ２、Ｂ３の３種類の信号を入力し、エンコードして３ビットの信号（Ａ，Ｂ，Ｃ）５５としてＣＰＵ５０のポートに入力する。 - 特許庁

A load-type counter 2 with a minimum bit width, capable of counting the longest signal length by every kind of signal (SNL) of the TDMA frame is provided, data about the number of SNL status bits is loaded on the counter, counting for the loaded number of bits is performed, compared by a comparing part 3 and a transitional trigger is outputted.例文帳に追加

ＴＤＭＡフレームの信号種別（ＳＮＬ）の最長信号長をカウントできる最小ビット幅のロード式カウンタ２を設け、該カウンタにＳＮＬステータスビット数データをロードし、ロードしたビット数分のカウントを行い、比較部３で比較し移行トリガを出力する。 - 特許庁

To establish a communication between modules on an LSI chip, in which problems such as skews caused by increase of a wiring delay, a crosstalks between adjacent wires due to narrowed wiring intervals, and difficulties in wiring and increase of a space for the wiring caused by increase of the number of wires due to increase in the communication bit width, are solved.例文帳に追加

配線遅延の増加によるスキュー、配線間隔の狭隘化による隣接配線間のクロストーク、通信ビット幅増大によって配線の本数が増加することによる、配線困難、配線面積増加の問題を解決したＬＳＩのチップ内のモジュール間通信を実現する。 - 特許庁

To provide a method and a device for multiplication which can decrease the circuit scale and make the operation speed fast by minimizing the constitution other than a multiplier which is added so as to multiply multiplicand data having a larger bit width than the multiplier in use by multiplier data.例文帳に追加

使用する乗算器よりビット幅の大きい被乗数データ及び乗数データの乗算を可能とするために追加される乗算器以外の構成を最小限に抑え、回路規模の小型化と動作速度の高速化が可能な乗算方法及び装置を提供する。 - 特許庁

The display driver includes a gradation data register circuit 14 that stores gradation data having a bit width, and a gradation voltage selector circuit 18 that generates a gradation voltage signal that has voltage according to the gradation data stored in the gradation data register circuit 14 and outputs the generated gradation voltage signal.例文帳に追加

本発明にかかる表示ドライバは、ビット幅を有する階調データを記憶する階調データレジスタ回路１４と、階調データレジスタ回路１４に記憶された階調データに応じた電圧を有する階調電圧信号を生成し、出力する階調電圧セレクタ回路１８と、を備える。 - 特許庁

To provide an image processing arithmetic circuit capable of processing an image at high speed by using a look-up table stored in a memory, and also reducing the number of signal terminals to perform access to the memory even in the case of the large bit width of output data from the look-up table.例文帳に追加

メモリに記憶されたルックアップテーブルを用いて画像処理を高速化できると共に、ルックアップテーブルからの出力データのビット幅が多い場合でも、メモリにアクセスするための信号端子数をより少なくすることができる画像処理用演算回路を提供する。 - 特許庁

The instrument body 3 is structured so as to set a buffer memory 24, a cinematographic memory 25, a correction image memory 26 at a bit width capable of retaining echo data without getting saturated when an ultrasonic echo signal is taken from the subject and to expand the input range more than the correction image data.例文帳に追加

装置本体３は、被検体からの超音波エコー信号を取り込む際に、エコーデータを飽和することなく保持可能なビット幅にバッファメモリ２４，シネメモリ２５，補正用画像メモリ２６を設定し、補正用画像データよりも入力レンジを拡げるように構成している。 - 特許庁

To execute a high speed communication by multiplex transmission without greatly increasing the cost by using apparatus for DWDM, and without deteriorating optical signals even in a communication environment narrowing the width of the dispersion resistance such as high speed bit rate environments, for example.例文帳に追加

ＤＷＤＭ用の機器を用いるといった大きなコストアップを発生させることなく、例えば高速ビットレート環境など、分散耐力の幅が狭まる通信環境であっても光信号の劣化を発生させることなく、多重伝送による高速通信を行うことができるようにする。 - 特許庁

To provide a system and method for testing simultaneously a column of a semiconductor memory and a redundant column by adding temporarily an additional parallel signal bit giving wider band width during test mode operation to an input/output data bus connected to a semiconductor memory.例文帳に追加

試験モード動作中により広い帯域幅を与える追加の並列信号ビットを半導体メモリに連結された入出力データ・バスに一時的に追加することによって、半導体メモリの列と冗長列とを同時に試験するシステムおよび方法を提供すること。 - 特許庁

Local buffers 13 to 15 are respectively made to correspond to a plurality of respective buses 10 to 12, and data are respectively inputted and outputted between a bus 1 and the buses 10 to 12, so as to absorb the speed difference of a transfer speed on the basis of the difference of bit width between the bus 1 and the buses 10 to 12.例文帳に追加

複数のバス１０のそれぞれにはローカルバッファ１３〜ローカルバッファ１５がそれぞれ対応づけられており、バス１とバス１０〜バス１２とのビット幅の相違に基づく転送速度の速度差を吸収するよう、バス１とバス１０〜バス１２のそれぞれとの間でデータの入出力を行う。 - 特許庁

These non-binary bit circuits are transmitted to the energizing circuit of space optical modulator array (30), respective non-binary bits are displayed by a symmetrical time with at least one prescribed point within a video frame time as a center, and the visual artifacts in relation to binary pulse width modulation are removed.例文帳に追加

空間光変調器アレイ（３０）の附勢回路にこれら非二進ビット回路を送信し、ビデオフレーム時間内の少なくとも１つの所定の点を中心とする対称的な時間で各非二進ビットをディスプレイし、二進パルス幅変調に関連した視覚的なアーティファクトを除く。 - 特許庁

Logical value outputs of F/F2 and F/F3 holding received data on the basis of the synchronous system clock are compared with each other by a comparator 4 and an identical logical continuation frequency monitoring part 7 detects the bit width from the counted value outputted by the counter 5 by referring to the frequency table 6 at a timing when the logical outputs are mismatched.例文帳に追加

同期系クロックに基づき受信データを保持するＦ／Ｆ２とＦ／Ｆ３の論理値出力を比較器４にて比較し、不一致となったタイミングで同一論理継続回数監視部７が回数テーブル６を参照してカウンタ５の出力していた計数値からビット幅を検出する。 - 特許庁

With respect to an organic EL element that is an example of a signal supply target, the inclination of a curve of gamma correction gets greater toward a lower-luminance area but by means of the bit width reduction unit 12, gradations is ensured within a range of great inclination, thereby suppressing deterioration of precision of gradation correction within such a range.例文帳に追加

信号供給対象の例である有機ＥＬ素子の場合、ガンマ補正のカーブの傾きは低輝度領域ほど大きいが、このビット幅削減部１２によれば、そのように傾きが大きい範囲の階調を確保でき、その範囲における階調補正の精度劣化を抑制できる。 - 特許庁

Width of the first and second element regions which are extended in parallel in which the first and second transfer transistors forming an SRAM is partially expanded toward the side opposed with each other in the part where respective bit contact regions are formed.例文帳に追加

ＳＲＡＭを構成する第１および第２のトランスファトランジスタが形成される、互いに平行に延在する第１および第２の素子領域の幅が、それぞれのビットコンタクト領域が形成される部分において、互いに相反する側に向かって、局所的に拡張される。 - 特許庁

In a synchronous DRAM with wide bit width of data, the pins and signal lines 28, 38 of read data and write data are shared by the pins and signal lies of a command COM such as RAS, CAS, WE, bank selection, address ADD, and pieces of data are multiplexed and transferred.例文帳に追加

データのビット幅が広いシンクロナスＤＲＡＭにおいて、読み出しデータと書き込みデータのピンと信号線２８，３８を、ＲＡＳ、ＣＡＳ、ＷＥ等のコマンドＣＯＭ、バンク選択、アドレスＡＤＤのピン及び信号線と共用し、データを多重に転送することを特徴としている。 - 特許庁

When the bit number of an error signal ERR2 is n, and the magnitude of the error signal ERR2 is a (a is an integer) in decimal notation, a pulse width modulator 14 generates a PWM signal Spwm as k pieces (k is two or larger integers) of continuous sub-pulse set.例文帳に追加

エラー信号ＥＲＲ２のビット数がｎであり、エラー信号ＥＲＲ２の大きさが１０進数表記でａ（ａは整数）であるとき、パルス幅変調器１４は、ＰＷＭ信号Ｓｐｗｍを連続するｋ個（ｋは２以上の整数）のサブパルスの集合として生成する。 - 特許庁

To realize a multilevel voltage signal bus interface circuit, with which bus width (number of signal lines) is reduced by converting n-bit parallel data to the multilevel voltage signals of 2-squared stages and supplying them to a bus, with a simple configuration, and to surely switch inputting/outputting to the bus.例文帳に追加

ｎビットパラレルデータを２のｎ乗段階の多値電圧信号に変換してバスに供給することでバス幅（信号線数）を低減する多値電圧信号バスインタフェース回路を簡易な構成で実現するとともに、バスに対する入出力の切替を確実に行なえるようにする。 - 特許庁

Related to the code and information bit outputted from the element-coding circuits 101 and 102, a prescribed amount of them is accumulated in the registers 110 and 111, and a data is cut off at a convenient point and written in a buffer memory 104 for settling unconformity of word width between memories.例文帳に追加

また、要素符号化回路１０１，１０２から出力される符号および情報ビットについては、レジスタ１１０，１１１に所定量だけ蓄積した後、区切りのよい位置でデータを切り出してバッファメモリ１０４に書き込み、メモリ間のワード幅の不整合を解消する。 - 特許庁

Bit lines 11 that have equal width and are parallel and tungsten wires 12A, 12B are positioned at even intervals at the portion of a through hole 14, and a set of adjacent tungsten wires 12A, 12B drive the through hole 14 for connection with other wiring layers at a position sandwiched by the tungsten wires 12A, 12B.例文帳に追加

スルーホール１４の部分で、等幅で平行なビット線１１とタングステン配線１２Ａ，１２Ｂとを等間隔に位置させ、かつ一組の隣接するタングステン配線１２Ａ，１２Ｂが他の配線層との接続用のスルーホール１４をタングステン配線１２Ａ，１２Ｂに挟まれた位置に打ち込む。 - 特許庁

Local buffers 13 to 15 are made to correspond to buses 10 respectively and data are inputted and outputted between a bus 1 and the buses 10 to 12 so as to absorb differences in transfer speed based upon differences in bit width between the bus 1 and buses 10 to 12.例文帳に追加

複数のバス１０のそれぞれにはローカルバッファ１３〜ローカルバッファ１５がそれぞれ対応づけられており、バス１とバス１０〜バス１２とのビット幅の相違に基づく転送速度の速度差を吸収するよう、バス１とバス１０〜バス１２のそれぞれとの間でデータの入出力を行う。 - 特許庁

A range to compute a DP matrix is restricted to a near-diagonal region with the width corresponding to the word length in a computer, and information inside this region is divided into and represented by bits aligned in the direction orthogonal to the diagonal to achieve bit parallelization of computation for information in these bits.例文帳に追加

DP行列を計算する範囲を、計算機のワード長に対応する幅をもつ対角線周辺領域に制限し、その領域内の情報を対角線と直行する方向のビットの並びに分割して表現し、それらの情報に対する計算をビット並列化する。 - 特許庁

To realize a debug function-incorporated microcomputer that can read out information on a plurality of instructions on an instruction bus in real time and to some degree of understandability when tracing contents of the instruction bus via an output signal line smaller in bit width than the instruction bus.例文帳に追加

命令バスのビット幅よりも少ないビット幅の出力信号線で命令バスの内容をトレースする場合に、命令バスの複数の命令の情報をリアルタイムにある程度まで理解可能に読み出すことができるデバック機能内蔵型マイクロコンピュータの実現を課題とする。 - 特許庁

The semiconductor device with the plurality of semiconductor storage devices mounted thereon for using test input data for inspection having a bit length of the divided data bit width, and the inspecting method thereof are constituted so that memory selection signals can be enabled for the all of the semiconductor storage devices or the arbitrary plurality of semiconductor storage devices, to write the plurality of semiconductor storage device simultaneously by one write operation.例文帳に追加

複数の半導体記憶装置を搭載し、データビット幅を分割したビット長のテスト入力データを用いて検査を行う半導体装置およびその検査方法であって、メモリ選択信号を全ての半導体記憶装置あるいは任意の複数の半導体記憶装置に対してイネーブルにすることが可能な構成にし、１度の書き込み動作で、同時に複数の半導体記憶装置に書き込みを可能とするものである。 - 特許庁

Signal light peak power is calculated from the bit rate of signal light to be measured, the average input power measured by the input power measuring part and signal light pulsewidth, and light noise power of the signal light is calculated from signal light peak power, sampling gate width and optical filter bandwidth of the optical sampling monitor, and the calculated Q_opt value.例文帳に追加

被測定信号光のビットレートと、入力パワー測定部が測定した平均入力パワーと、信号光パルス幅とから信号光ピークパワーを算出し、信号光ピークパワーと、光サンプリングモニタのサンプリングゲート幅および光フィルタ帯域幅と、算出されたＱ_ｏｐｔ値とから信号光の光ノイズパワーを算出する。 - 特許庁

The read of FIFOs 41 to 44 is processed in a time 1/4 time as long as a write time T and after a rearranging circuit 45 rearranges read data of respective channels to a 32-bit width so that the data will not be discontinuous, the data are written to one buffer on a write side between buffers 46 and 47 for PCI bus transfer.例文帳に追加

ＦＩＦＯ４１〜４４の読み出しは書き込み時間Ｔの１／４の時間で処理し、読み出した各チャンネルのデータを不連続にならないように、並べ替え回路部４５により３２ビット幅に並べ替えられてからＰＣＩバス転送用のバッファ４６及び４７のうち、書き込み側となっている一方のバッファに書き込む。 - 特許庁

A stay 25 is fixed to the existing various kinds of self-propelled construction machineries, the supporting base 22 setting the foam means 4 on the stay 25 is supported by a clamping means 26, and a bit 7 cutting a base to a specific width and depth is mounted to a machined drum 5 supported by the self-propelled construction machinery in a rotatable manner.例文帳に追加

既存の各種自走式建設機械にステー２５を固着し、このステー２５に発泡手段４が設置される支持台２２を締結手段２６によって支持させ、自走式建設機械１に回転可能に支持された切削ドラム５に路盤を所定幅および所定深さに切削するビット７を取付ける。 - 特許庁

To provide a serial signal receiving circuit wherein an offset is determined from the pulse width of the start bit of its reception signal, and the timing of the sampling pulses are shifted respectively by the time corresponding to the offset value to enable its reception signal to be taken properly in it.例文帳に追加

本発明は、シリアル信号を受信する直列信号受信回路に関し、受信信号のスタートビットのパルス幅からオフセット値を求め、オフセット値に相当する時間、タイミングをずらしたサンプリングパルスで正しく受信信号を取り込むことのできる直列信号受信回路を提供することを目的とする。 - 特許庁

This floating point arithmetic circuit is provided with: a first arithmetic unit 101 for outputting a first arithmetic result; a second arithmetic unit 102 for outputting a second arithmetic result; and a comparator circuit 103 for comparing predetermined bit width about the first arithmetic result and the second arithmetic result.例文帳に追加

上記課題を解決するために、浮動小数点演算回路に、第１の演算結果を出力する第１の演算器１０１と、第２の演算結果を出力する第２の演算器１０２と、第１の演算結果と第２の演算結果とについて所定ビット幅の比較を行う比較回路１０３と、を備える。 - 特許庁

A main CPU calculates a filter coefficient again in accordance with an adjustment value when the degree of sharpness is adjusted, and the main CPU obtains a maximum number of bits from the calculated filter coefficient value and sets the filter coefficient obtained by shifting bits in accordance with a register size (bit width), to a filter coefficient register to perform filtering processing.例文帳に追加

メインＣＰＵは、シャープネスの強さが調整された際、調整値に応じてフィルタ係数を計算し直し、さらに、計算されたフィルタ係数値から最大で何ビットかを求め、フィルタ係数のレジスタサイズ（ビット幅）に併せてビットシフトしたものをフィルタ係数レジスタに設定してフィルタリング処理を行う。 - 特許庁

When the scanning electrode CS for displaying the icon which is arranged in the icon display area is selected, the potential of bits corresponding to signal electrodes S1, S3, S5 other than the signal electrodes S2, S4 whose lighting rates are low among the bits of the display signal having a bit width equivalent to a character is fixed to the GRD potential.例文帳に追加

アイコン表示領域に配置されるアイコン表示用の走査電極ＣＳが選択される場合に、１文字分のビット幅を有する表示信号の各ビットのうち、点灯率が低い信号電極Ｓ２、Ｓ４以外の信号電極Ｓ１、Ｓ３、Ｓ５に対応するビットの電位をＧＮＤ電位に固定する。 - 特許庁

To realize a debug function-incorporated microcomputer that enables more accurate tracing in real time by limiting output only to necessary information and preventing truncation of the necessary information, when tracing information on an internal bus via an output signal line smaller in bit width than the internal bus.例文帳に追加

内部バスのビット幅よりも少ないビット幅の出力信号線で内部バスの情報をトレースする際に、出力を必要な情報だけに制限して、必要な情報が途中で打ち切られることを防止し、より正確なトレースがリアルタイムで可能なデバック機能内蔵型マイクロコンピュータの実現を課題とする。 - 特許庁

When a Jacobi manifold on the finite body Fq annexed to a hyperelliptic curve C is defined as J(C, Fq), a hyperelliptic curve C generating part 30 generaters the hyperelliptic curve C based on a CPU bit width N so that the number #J(C, Fq) of elements of the Jacobi manifold J(C, Fq) is divisible by a large prime number.例文帳に追加

超楕円曲線Ｃに付随する、有限体Ｆ_q 上のヤコビ多様体をＪ（Ｃ，Ｆ_q ）とする時、上記ヤコビ多様体Ｊ（Ｃ，Ｆ_q ）の要素の数＃Ｊ（Ｃ，Ｆ_q）が大きな素数で割り切れるように、ＣＰＵビット幅Ｎに基づいて、超楕円曲線Ｃ生成部３０が上記超楕円曲線Ｃを生成する。 - 特許庁

In the communication terminals 1a, 1b, 1c, ..., when recognizing the command of a start bit within a frame configuring receive data signals S1 as the impulse noise of a prescribed time width, terminal CPUs 10a, 10b, 10c, ... in the reception state abandon the command and shift to the transmission state before the transmission standby time elapses.例文帳に追加

通信端末１ａ、１ｂ、１ｃ、・・・において、受信状態の端末ＣＰＵ１０ａ、１０ｂ、１０ｃ、・・・は、受信したデータ信号Ｓ1を構成するフレーム内のスタートビットのコマンドを所定時間幅のインパルス性雑音と認識したとき、このコマンドを破棄して送信待機時間の経過前に送信状態へと遷移する。 - 特許庁

A moving image encoding device 10 for encoding a moving image comprises: a VBV model part 4 to simulate an occupancy amount (VBV buffer occupancy amount) of a code buffer in decoding; and a bit rate control part 5 to determine a quantization width (quantization scale 18) according to a change speed of the occupancy amount of the code buffer so as to increase the occupancy amount of the code buffer.例文帳に追加

動画像を符号化する動画像符号化装置１０であって、復号における符号バッファの占有量（ＶＢＶバッファ占有量）をシミュレーションするＶＢＶモデル部４と、符号バッファの占有量が増加するように、符号バッファの占有量の変化速度に応じて量子化幅（量子化スケール１８）を決定するビットレート制御部５とを備える。 - 特許庁

By having a dummy cell array 201 arranged in a memory cell array 101, and an intermediate buffer 300 arranged between the dummy cell array and the input-output circuits 400, control signal of the input-output circuit 400 can be operated at a high speed and at a high frequency in the memory of a large bit width, while the effect of increasing area to the absolute minimum is suppressed.例文帳に追加

ダミーセルアレイ２０１をメモリセルアレイ１０１内に配置し、中間バッファ３００を入出力回路４００の間に配置することにより、ビット幅の大きなメモリにおいても面積増大効果を最小限に抑えつつ、入出力回路４００の制御信号を高速かつ高周波で動作させることを可能にする。 - 特許庁

This image pickup device is provided with a CCD 101 that captures an object image to output color image data, gain adjustment circuits 109, 110 that adjust R, B gains of the color image data, and a pixel correction circuit 111 that corrects pixel data of which data bit width is in excess of a prescribed value among color image data of which gain is adjusted.例文帳に追加

本発明に係る撮像装置は、被写体像を取り込んでカラー画像データを出力するＣＣＤ１０１と、カラー画像データのＲとＢのゲインを調整するゲイン調整回路１０９、１１０と、ゲイン調整されたカラー画像データのうち、データビット幅が所定値を超えている画素データを補正する画素補正回路１１１とを備えている。 - 特許庁

While a tap coefficient is successively updated in the phase interpolation filters 9 and 81 in response to a phase offset quantity ϕ of an integrated value of a phase error in a phase offset operator 84, the phase interpolation filter 81 has a tap number/bit width set smaller than that of the phase interpolation filter 9, and a loop delay time is shortened in the PLL 8.例文帳に追加

位相オフセット演算器８４において位相誤差の積算値である位相オフセット量φに応じて、位相補間フィルタ９および位相補間フィルタ８１では、タップ係数が逐次更新されるが、位相補間フィルタ８１は、位相補間フィルタ９と比較して、タップ数／ビット幅が小さく設定され、ＰＬＬ８内のループ遅延時間を短縮する。 - 特許庁

This invention provides the method for simply measuring the bit error rate by employing a disk for recording signals of a single kind possibly including errors, an optical disk reproduction drive capable of extracting at least an HF signal reproduced from the disk, and a frequency of occurrence counter with a function of stratifying signals extracted from the drive by the signal width to count the frequency of occurrence of the stratified signals.例文帳に追加

エラーを含むことがある単一信号を記録したディスクと、そのディスクから再生する少なくともＨＦ信号を取り出しうる光ディスク再生用ドライブと、ドライブから取り出された信号を幅の長さに層別して、それらの発生頻度をカウントする機能を備えた頻度カウント装置を用いることにより、簡便にビット・エラー・レートを測定する方法。 - 特許庁

When specification of measurement conditions including requested measurement precision from the measurement data collection program 35, a notification data derivation part 43 of a measurement data processing part 27 in a sensor unit derives digital physical quantity data for notification having effective bit width according to the requested measurement precision based on digital measurement raw data in which at least one piece of analog measurement raw data is digitized.例文帳に追加

計測データ収集プログラム３５から要求計測精度を含む計測条件の指定を受けると、センサユニットにおける計測データ処理部２７の通知データ導出部４３が、少なくとも１つのアナログ計測生データがデジタル化されたデジタル計測生データに基づいて、要求計測精度に応じた有効ビット幅を有する通知用デジタル物理量データを導出する。 - 特許庁

In the case of executing complicated address updating in the above constitution by successively reading out increased/decreased values necessary for address updating from the storage device 1 by the control part 2 and updating address values, the complicated address updating can be realized by the same processing quantity of a processor 6 as that of simple address updating without increasing the bit width of an instruction code and the number of instruction codes.例文帳に追加

この構成によれば、増減値記憶装置制御部２により増減値記憶装置１からアドレス更新に必要な増減値を順次読み出し、アドレス値を更新することによって、複雑なアドレス更新を行なう際、処理装置６の処理量を単純なアドレス更新の際と同じ処理量で実現でき、かつ命令コードのビット幅および命令コード数を増加することなく実現できる。 - 特許庁