「bit width」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

Once the image data correcting processing to be performed is determined, bit image data generated at S110 are divided into bit image data with specific line width based upon the processing coentents of the image data correcting processing (S130).例文帳に追加

これにより、ユーザは、フォトレタッチのようなアプリケーションによる画像データの修整に加えて、プリンタドライバのＲＧＢデータに対して画像データ修整処理を実施することが可能になり、より高速な修整処理を実現することが可能なる。 - 特許庁

A parallel-to-serial conversion circuit 37 to the output circuit 28A_1 converts image data PD into serial image data SD in 2-bit width synchronously with a clock BCLK (frequency: 54 MHz) from a bit clock generating circuit 35 and provides an output.例文帳に追加

出力回路２８Ａ_1では、並直列変換回路３７は、ビット・クロック生成回路３５からのクロックＢＣＬＫ（周波数：５４ＭＨｚ）と同期して画像データＰＤを２ビット幅の画像データＳＤに直列に変換して出力する。 - 特許庁

In addition, the interface model 5 is provided with a bit accuracy converting part 11 to convert decimal point display and bit width of input/output data and a signal converting part 12 to convert signal lines and signal values of the input/output signals of the operation model as well.例文帳に追加

また、入出力データの小数点表示やビット幅の変換を行うビット精度変換部１１や、動作モデルの入出力信号の信号線や信号値の変換を行う信号変換部１２も備えている。 - 特許庁

To obtain data without defects by read-accessing a FIFO type storage part provided on an extension card through an extension bus even if the bus width of the extension bus to which the extension card is connected is either 32-bit or 64-bit.例文帳に追加

拡張カードが接続される拡張バスのバス幅が３２ビットまたは６４ビットのいずれであっても、拡張カードに設けられたＦＩＦＯ方式の記憶部に拡張バス経由でリードアクセスすることにより欠損のないデータを得る。 - 特許庁

In such an arrangement, the channel width of the first selective transistor S-T1 and the second selective transistor S-T2 is wider than the bit line pitch of the two memory cells also two times or more wider than the channel width of the central transistors thereby making feasible of increasing the driving capability of the transistors.例文帳に追加

第１の選択トランジスタＳ Ｔ１と第２の選択トランジスタＳ Ｔ２のチャネル幅は二つのメモリセルのビットラインピッチより大きく、セルトランジスタのチャネル幅より約２倍以上大きいので、トランジスタの駆動能力が増加する。 - 特許庁

In a main substrate 12, a memory bus 20 with a bus width of 32 bits is provided, an extension ROM substrate 24 with a bus width of 32 bits can be attached to an extension socket 22, and one 16 bit ROM 18 is provided as an on-board ROM.例文帳に追加

メイン基板１２には、バス幅が３２bitのメモリバス２０が設けられ、拡張ソケット２２にバス幅が３２bitの拡張ＲＯＭ基板２４の装着が可能であり、オンボードのＲＯＭとして１６bitのＲＯＭ１８が一つ設けられている。 - 特許庁

The difference re-quantization part suppresses a bit range within a prescribed width and generates compressed data for which a bit length per pixel of the predicted difference is adjusted to the fixed bit length by coarsely changing a quantization step and re-quantizing the predicted difference when the size of the predicted difference exceeds a predetermined threshold.例文帳に追加

差分再量子化部は、予測差分の大きさが予め定められた閾値を超えると、量子化ステップを粗く変更して予測差分を再量子化することによってビットレンジを所定幅内に抑え、予測差分の１画素当たりのビット長を固定ビット長に調整した圧縮データを生成する。 - 特許庁

One of six parallel-serial conversion circuits 51 synchronizes a parallel composite signal CMP-P with 8-bit width inputted in 13.5 MHz frequency with a bit clock B-CLK outputted by a data clock output circuit 52 and converts it into a serial composite CMP-S.例文帳に追加

６個の並列直列変換回路５１の一つは、13.5MHzの周波数で入力される８ビット幅の並列のコンポジット信号CMP-Pを、データクロック出力回路５２が出力するビットクロックB-CLKに同期して、直列のコンポジット信号CMP-Sへと変換する。 - 特許庁

Here, information as to whether or not the information of bit unit is to be handled, and the information on a bit width as a set/reset object are acquired, and whether or not the processing description relation to the global variable is the read write processing substantially accompanying the read processing is decided.例文帳に追加

このとき、ビット単位の情報を扱うものであるか否かの情報、セット／リセットの対象となるビット幅の情報を取得し、グローバル変数に係る処理記述が実質的に読込処理を伴う読込書込処理であるかを判断する。 - 特許庁

To solve the problem of erasing of a written bit as the result of increase in a residual magnetic field shown by a writing pole even when writing current is stopped, in a very narrow track width.例文帳に追加

非常に狭いトラック幅では、書込ポールは書込電流を止めても大きな残留磁界を示すようになり、書込まれたビットを消去する結果となる。 - 特許庁

To reduce a bit width of a prediction error without degrading information adequacy of the prediction error so much in a video encoder for evaluating prediction errors by using a prediction technique.例文帳に追加

予測手法を用いて、予測誤差を評価する映像符号化装置において、予測誤差の情報精度をそれほど損なうことなく、予測誤差のビット幅を削減する。 - 特許庁

To solve the problem that gate steps of circuit to generate a carry grow in number along with increasing bit width of an input, so that it takes much time to generate an output signal with delay.例文帳に追加

入力のビット幅が大きくなるほどキャリーを発生する回路のゲート段数が多くなり、出力信号が生成されるまでの遅延時間が大きくなる。 - 特許庁

In this case, since the frequency of DCLK is constant regardless of the effective bit width of the first parallel data, speed of the circuit can be heightened easily by using a delay locked loop or the like.例文帳に追加

このとき、第１並列データの有効ビット幅に関係なくＤＣＬＫの周波数は一定なので、遅延ロックループ等を用いて回路を容易に高速化できる。 - 特許庁

Since the bit resistance is increased as compared with a case where heaters 46 having the substantially same width as the heating region 44 are arranged, the number of simultaneous drive bits can be increased.例文帳に追加

発熱領域４４と略同幅の発熱抵抗体４６を配置した場合よりもビット抵抗値が高くなるので、同時駆動ビット数を高めることができる。 - 特許庁

To obtain an effect equivalent to one to be obtained when a tap coefficient is extended without extending the bit width of the tap coefficient settable in a multiplier in a digital filter.例文帳に追加

デジタルフィルタにおける乗算器に設定可能なタップ係数のビット幅を拡張することなく、タップ係数を拡張した場合と等価な効果が得られるようにする。 - 特許庁

To perform high-speed processing with high image quality while suppressing increase of circuit scale even when the number of pixels, frame rate, and conversion bit width are increased in a solid-state imaging apparatus.例文帳に追加

固体撮像装置において、画素数やフレームレート、変換ビット幅を増加させても、回路規模の増加を抑制しつつ、高画質で高速処理ができるようにする。 - 特許庁

An addition part 15 generates the output image signal S2 by performing addition processing on the input image signal D1 whose bit width is extended and a difference signal D4 after the nonlinear process.例文帳に追加

加算部１５は、ビット幅を拡張された入力画像信号Ｄ１と非線形処理後の差分信号Ｄ４とを加算処理して出力画像信号Ｓ２を生成する。 - 特許庁

All the bits of the Mth data stream are connected to the target memory device 14 having the M pieces of memory resistors with bit width of X of, and occupy uniformly disposed non-adjacent memory elements.例文帳に追加

M番目のデータストリームのすべてのビットは、ビット幅XのメモリレジスタM個を有するターゲットメモリ装置14と相互接続され、均等に配された非隣接メモリ要素を占有する。 - 特許庁

When the Viterbi output signal is given with the two-bit width of D0 and D1, the shift registers 256 and 258 are synchronized with a serial clock and respectively shift the data D1 and D0.例文帳に追加

ビタビ復号出力がＤ０，Ｄ１の２ビット幅である場合にはシフトレジスタ２５６，２５８はシリアルクロックに同期してそれぞれデータＤ１，Ｄ０のシフトを行なう。 - 特許庁

A data write-in current flowing in the bit line BL of which wiring width can be easily secured is designed larger than a data write-in current flowing in the write-word line WWL.例文帳に追加

配線幅の確保が容易なビット線ＢＬを流れるデータ書込電流は、ライトワード線ＷＷＬを流れるデータ書込電流よりも大きく設計される。 - 特許庁

To enable an information processor which handles N-bit data to access data with an N/2 width while an overhead of instruction control by a processor is eliminated.例文帳に追加

Ｎビットのデータを扱う情報処理装置において、プロセッサの命令制御のオーバーヘッドを無くした状態でＮ／２幅のデータのアクセスを行うことができるようにする。 - 特許庁

The size of a brightness bit stream obtained by performing the quantization and entropy coding of the DCT coefficient in a brightness signal by the first section width is detected (steps S210, S215, and S225).例文帳に追加

輝度信号のＤＣＴ係数を第一の区間幅で量子化しエントロピー符号化して得られる輝度ビットストリームの大きさを検出する（ステップＳ２１０、Ｓ２１５及び２２５）。 - 特許庁

The data written in the cell buffer are read in prescribed timing and fed to the buffer input output section 32 and a 16/8 parallel conversion section 36 reduces the bit width to a half.例文帳に追加

セルバッファに書き込まれたデータは、所定のタイミングで読み出されてバッファ入出力部に送られ、１６／８パラレル変換部３６においてビット幅が１／２倍される。 - 特許庁

The bus use permission is transferred tentatively from the writing request to any one of a reading request to the internal memory 211 of an n-bit width, a reading request to an internal memory 212 of an m-bit width, and a writing request from the internal memory 212 of m-bits, when the bus use is next permitted to any one of those, in this data conversion period.例文帳に追加

このデータ変換期間において、次の使用許可が与えられるべきバス使用要求が、ｎビット幅の内部メモリ２１１への読み出し要求、ｍビット幅の内部メモリ２１２への読み出し要求、ｍビットの内部メモリ２１２からの書き込み要求のうち何れかの場合、書き込み要求からそれらの要求に対して一時的にバス使用許可を譲る。 - 特許庁

The printer 100 includes: an edge detection unit 112, a screen processing unit 113, a pulse width conversion unit 114 for converting each pixel included in image data to C-bit (C≤A) pulse width data according to an input gradation value, and an output unit 115 for outputting pulse width data output from either of the screen processing unit 113 and the pulse width conversion unit 114.例文帳に追加

本発明の印刷装置１００は、エッジ検出部１１２と、スクリーン処理部１１３と、画像データに含まれる各画素を入力階調値に応じたＣ（ただしＣ≦Ａ）ビットのパルス幅データに変換するパルス幅変換部１１４と、スクリーン処理部１１３及びパルス幅変換部１１４のいずれかから出力されたパルス幅データを出力する出力部１１５と、を備える。 - 特許庁

A perpendicular magnetic field component is intensified by processing and removing the part of track width × width W × depth H of the upper magnetic pole, a steep recording bit is formed on the perpendicular magnetic recording medium of a high coercive force (Hc), and high-density recording is carried out.例文帳に追加

上部磁極のトラック幅×幅Ｗ×深さＨの部分を加工して取り除くことにより垂直方向磁界成分を強め、高保磁力（Ｈｃ）の垂直磁気記録媒体に急峻な記録ビットを形成し、高密度記録を可能とした。 - 特許庁

Since the pulse width of the gradation control signal G# is modulated, the signal Von and the signal Voff are applied to the pixel electrode 118 at the proportion according to the pulse width of the gradation control signal G# if the data bit held by the memory circuit 120 is of H level.例文帳に追加

階調制御信号Ｇ＃は、パルス幅変調されているので、メモリ回路１２０に保持されたデータビットがＨレベルであれば、画素電極１１８には、信号ＶonとＶoffとが階調制御信号Ｇ＃のパルス幅に応じて比率で印加される。 - 特許庁

In an information processing system 1, while any error occurs due to clock noise when a host 2 is transmitting data to a memory card 3, or while the host 2 is receiving data from the memory card 3, the host 2 changes the data width from 4-bit to 1-bit to conduct the second retry operation.例文帳に追加

情報処理システム１において、ホスト２がメモリカード３にデータを送信中、またはホスト２がメモリカード３からのデータ受信中にクロックノイズが原因でエラーが発生すると、ホスト２は、データ幅を４ビットから１ビットに変更し２回目のリトライ動作をする。 - 特許庁

The pulse width determination part 11 is provided with a 3-bit counter which outputs a counted value while counting the number of end point reference pulses and a comparator which determines the end point of the liquid crystal driving voltage pulse at the time of coincidence between the counted value from the 3-bit counter and the value of FRC data.例文帳に追加

パルス幅決定部１１には、終点基準パルスのパルス数をカウントしつつ、カウント値を出力する３ビットカウンタと、３ビットカウンタからのカウント値とＦＲＣデータの値とが一致したときに液晶駆動電圧パルスの終点を定めるコンパレータとを備える。 - 特許庁

Gradation control by laser pulse width modulation(PWM) and spread dot gradation processing where gradation is spread among 4 dots are used in common and a problem can be solved by a PWM pulse pattern at a highlight is switched into a discontinuous pattern depending on a high-order bit of a threshold.例文帳に追加

レーザパルス幅変調（ＰＷＭ）による階調制御と、4つの網点間で階調を分散する分散網点階調処理を併用するとともに、閾値の上位bitの値により、ハイライトにおけるPWMパルスパターンを不連続パターンに切り替えることにより解決される。 - 特許庁

A context computing means composed of a region selecting section 104, a context table 106, a 2-bit LPS-width table 108, a boundary table 109 and a state updating table 115 computes a context at a 2-bit head from the context used for a decoding at one time.例文帳に追加

領域選択部１０４、コンテキストテーブル１０６、２ビットＬＰＳ幅テーブル１０８、境界テーブル１０９及び状態更新テーブル１１５からなる文脈計算手段は、ある時点の復号に使用する文脈から２ビット先の文脈を算出する。 - 特許庁

A magnetic disk apparatus 100 decreases the recording current by the amount corresponding to the increase in the bit length of data to be recorded and increases the recording current by the amount corresponding to a decrease in the bit length of the data, when recording the data while narrowing down the track width on the magnetic disk 110.例文帳に追加

磁気ディスク装置１００は、磁気ディスク１１０のトラック幅を詰めながらデータを記録する場合に、記録対象となるデータのビット長が増加した分だけ記録電流を小さくし、データのビット長が減少した分だけ記録電流を大きくする。 - 特許庁

Since 1 bit correspond, for example, to 0.5 ns of measurement resolution in the correlation processing when the number of PN pulses is 212-1 and when the laser pulse width is 2 μs, time resolution in 1 bit and 0.5 ns corresponds to 15 cm of measuring precision based on the velocity of light.例文帳に追加

この相関処理における測定分解能は、例えば、ＰＮパルス数２^12−１、レーザーパルス幅２μｓの場合は、１ビットが０．５ｎｓに相当するので、１ビット０．５ｎｓの時間分解能は光速度より１５ｃｍの測定精度に相当する。 - 特許庁

The wiring width of the digit line 5 is shown by W2 and a distance between a center in the thickness direction of the bit line 10 and the center in the thickness direction of the free layer for the MTJ element 8 is shown by L2.例文帳に追加

ディジット線５の配線幅をＷ２とし、ビット線１０の厚み方向中心からＭＴＪ素子８のフリー層の厚み方向中心までの距離をＬ２とする。 - 特許庁

To provide a development support device solving a basic problem wherein timestamp information is restricted by bit width of a memory storing the timestamp information, and a problem of restriction from trace memory capacity.例文帳に追加

タイムスタンプ情報が格納されるメモリのビット幅で制約されるという基本的な問題及びトレースメモリ容量からの制約の問題を解決する開発支援装置の提供。 - 特許庁

To provide a master-slave system guaranteeing that a signal is accurately transmitted even when a master and a slave each have a different operation frequency or bit width of a bus.例文帳に追加

マスタとスレーブとでバスのビット幅や動作周波数が異なっている場合であっても、信号が正しく伝達されていることを保証することができるマスタ・スレーブシステムを提供する。 - 特許庁

To realize the browsing of an image only by vertical scroll by copying or moving a bit map image according to the display width of equipment to be displayed in order to display it at another display picture.例文帳に追加

表示する機器の表示幅に合わせてビットマップ画像を複写または移動して、他の表示画面に表示することにより、縦スクロールのみで画像の閲覧を可能とする。 - 特許庁

To provide a semiconductor device equipped with two types of I/O ports different in bit width, and capable of simultaneously performing both of data transfer with an internal circuit and data transfer with the outside.例文帳に追加

ビット幅が異なる２系統の入出力ポートを併設し、内部回路とのデータ転送と外部とのデータ転送の両方を同時に実行可能な半導体装置を提供する。 - 特許庁

To surely transfer trace data for debugging to an external debugger without being late for the data transfer speed of a tracing source even though a bus clock frequency is accelerated and a bus bit width becomes large.例文帳に追加

バスクロック周波数が高速化したり、バスビット幅が大きくなっても、トレース元のデータ転送速度に遅れることなく、デバッグ用のトレースデータを確実に外部デバッガに受け渡す。 - 特許庁

After field shield transistors are formed in a selective transistor region having a narrow element separating width, element separation is performed on local bit lines by impressing 0 V upon the gates 223 of the field shield transistors.例文帳に追加

素子分離幅の小さい選択トランジスタ領域にフィールドシールドトランジスタを形成し、フィールドシールドトランジスタのゲート２２３に０Ｖを印加することにより、ローカルビット線の素子分離を行う。 - 特許庁

However, such register allowing a designer of the program stored in a ROM 12 to suppose that it is proper from the viewpoints of amount of change in the number of rolling and bit width of the number of rolling is used from among these registers.例文帳に追加

ただし、これらレジスタのうち、ＲＯＭ１２に記憶されたプログラムの設計者が巻数変化量乃至巻数のビット幅として適切だと想定したものが使用される。 - 特許庁

Further, the total of the numbers of cycles of memory access when the variable is allocated is calculated on the basis of the frequency of the reference and the bit width of the variable.例文帳に追加

次に、選定された複数のメモリについて、参照回数と変数のビット幅とに基づいて、変数が割り当てられた場合におけるメモリアクセスのサイクル数の合計を算出する。 - 特許庁

To provide a non-volatile semiconductor memory device and a method of manufacturing the same which are capable of narrowing a word-line width for increasing the integration degree or the like while securing a withstand voltage between bit lines.例文帳に追加

高集積化等のために、ビット線間の耐圧を確保しながら、ワード線の幅を狭めることができる不揮発性半導体記憶装置及びその製造方法を提供する。 - 特許庁

The data selecting part 47 selects and outputs 15 bits in the user data of width of 32 bits between the user data reg1 and reg2 based on the value of the control signal ct from the bit deviation measuring part 42.例文帳に追加

データ選択部４７は、ユーザデータreg1，reg2の３２ビット幅のユーザデータのうちの１５ビットを、ビットずれ測定部４２からの制御信号ctの値に基づいて選択し、出力する。 - 特許庁

To provide a semiconductor device loaded with a DRAM macro which is capable of setting a data bit width configuration in accordance with the use purpose of the semiconductor device by specification of an external input.例文帳に追加

外部入力の指定により半導体装置の使用目的に応じてデータビット幅構成の設定が可能であるＤＲＡＭマクロを搭載した半導体装置を提供する。 - 特許庁