「bit width」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

A serial transmission modulation technique that translates input serial transmission data input based on the transmission rate of a corresponding modulation technique into the parallel data of bit width corresponding to the modulation technique with every carrier.例文帳に追加

対応する変調方式の伝送レートに基づいて入力される入力シリアル伝送データを搬送波ごとに当該変調方式に対応したビツト幅のパラレルデータに変換するシリアルパラレル変換手段を設ける。 - 特許庁

A data reverse conversion unit 34-2 decompresses the data read from the non-volatile memory 32 into divided read data having the predetermined bit width and subjects each of the divided read data to conversion opposite to the conversion of the data conversion unit so as to restore the data to its original data.例文帳に追加

データ逆変換部３４−２は、不揮発メモリ３２からの読出データを所定ビット幅の分割読出データに分解し、分割読出データ毎にデータ変換部とは逆の変換を行って元のデータに戻す。 - 特許庁

A processor array 1 and a buffer 4 are added to the parallel computers, the data is transferred from the memory 3 to the buffer 4 with the M bit width and at a stage that N bits are arranged in the buffer 4, the data is transferred to the processor array 1 with the number of steps of N/M.例文帳に追加

プロセッサアレイ１と、バッファ４とが付加され、メモリ３からバッファ４にデータがＭビット幅で転送され、バッファ４でＮビットが揃った段階で、Ｎ／Ｍのステップ数でプロセッサアレイ１に転送される。 - 特許庁

The CPU 1, the flash memory A2, and the flash memory B3 are connected to each other by 8-bit bus width respectively and, for example, the flash memory B3 is rewritten by the execution of the rewriting program B21 in the flash memory A2.例文帳に追加

ＣＰＵ１とフラッシュメモリＡ２とフラッシュメモリＢ３は、８ビットバス幅でそれぞれ接続されており、例えばフラッシュメモリＡ２内の書き換えプログラムＢ２１の実行により、フラッシュメモリＢ３の書き換えを実行する。 - 特許庁

A pattern detecting section 50 detects whether or not a line is a vertical line in a width of one dot based on a target pixel and a pattern of two-bit data of a peripheral pixel adjacent thereto in a main scanning direction and a data converting section 60 converts multi-value data of the pixel forming the vertical line to light emission data so as to enlarge the width of the vertical line.例文帳に追加

パターン検出部５０は注目画素とその主走査方向に隣接する周辺画素の２ビットデータのパターンに基づいて１ドット幅の縦線か否かを検出し、データ変換部６０は縦線の幅が太くなるようにその縦線を構成する画素の多値データを発光データに変換する。 - 特許庁

The portable electronic equipment is provided with: a latch circuit 160 which makes the bit number of writing data width into the display RAM 140 in a display controller 100 an integral multiple of the writing data width supplied from an external microprocessor 53 or the like and holds a writing data into the display RAM; and a register for setting an operation mode.例文帳に追加

表示制御装置（１００）内部の表示ＲＡＭ（１４０）への書込みデータ幅（ビット数）を、外部のマイクロプロセッサ（５３）などから供給される書込みデータ幅の整数倍とするとともに、表示ＲＡＭへの書込みデータを保持するラッチ回路（１６０）と動作モードを設定するレジスタとを設ける。 - 特許庁

In the case of integrating part of a valid symbol period of the OFDM signal and a correlation signal for a guard period to detect a peak position, the bit selection control circuit 20 selects bits with a properly small prescribed data width than the obtained data width as the result of integration of the maximum value of the peak detection period.例文帳に追加

ＯＦＤＭ信号の有効シンボル区間の一部と、ガード区間の相関信号を積分してピーク位置を検出するに際し、上記ビット選択制御回路２０はピーク検出区間の最大値に基づいて前記積分の結果、得られるデータ幅より適切な小さい一定のデータ幅のビットを選択する。 - 特許庁

Separate bit lines BL0 and BL1 are connected to two memory cells M00 and M10 symmetrically positioned and having sources S commonly connected respectively, and two metal wiring lines (bit lines BL0 and BL1) are located for the width of a region occupied by one (M00 or M10) of the memory cells in a channel widthwise direction.例文帳に追加

ソースＳを共有し、対称の位置にある２つのメモリセルＭ００およびＭ１０に対して別個のビット線ＢＬ０およびビット線ＢＬ１をそれぞれ接続して、１つのメモリセルＭ００（またはメモリセルＭ１０）が占有する領域のチャネル幅方向の幅に対して２本のメタル配線（ビット線ＢＬ０およびビット線ＢＬ１）を配置する。 - 特許庁

In this trace circuit 1 to output trace data of a CPU, a FIFO memory 20 as a memory for output adjustment to adjust timing of output of the trace data and a developing device 11 to convert access data of the CPU into bit width for one word of the FIFO memory and to generate the bit pattern data for test to be used for the test of the FIFO memory are provided.例文帳に追加

ＣＰＵのトレースデータを出力するトレース回路１において、トレースデータの出力のタイミングを調整する出力調整用メモリであるＦＩＦＯメモリ２０と、ＣＰＵのアクセスデータをＦＩＦＯメモリの１ワード分のビット幅に変換し、ＦＩＦＯメモリの試験に用いる試験用ビットパターンデータを生成する展開器１１とを有する。 - 特許庁

The preparatory cutter of a shield machine 1 provides a cutter spoke 13 radially extending on the cutter head 6 of the front, and a preparatory cutter bit 20 is provided to be projected and retracted on the center part of the width of the cutter spoke.例文帳に追加

本発明に係るシールド掘進機１の予備カッタ装置は、前面のカッタヘッド６に半径方向に延出するカッタスポーク１３を設け、このカッタスポークの幅中心部に予備カッタビット２０を出没可能に設けたものである。 - 特許庁

A CU 500 directs a TXU 504 and an RXU 505 to define a plurality of kinds of transaction, classify bits for use in the ports according to the kinds of transaction, changes the destinations of the ports, and varies bit width for use in each of the kinds of transaction.例文帳に追加

CU500は、複数のトランザクション種を定義し、トランザクション種によって前記ポートにおいて使用するビットを分別すると共にポートの宛先を変更し、トランザクション種毎に使用するビット幅を変更するように、TXU504、RXU505に指示を行う。 - 特許庁

The event signals may be combined to reduce the bit-width of the set of event signal, with mutually-exclusive events merged in single fields of the combinatorial result and events having the same weights merged according to a sub-total.例文帳に追加

イベント信号を合成して、互いに排他的なイベントは組み合わせ結果の単一のフィールドにマージさせ、同一の重みを有するイベントは小計に従ってマージさせて、イベント信号のセットのビット幅を減少させてもよい。 - 特許庁

Furthermore, the table generation section 25a generates the table data for the setting data of a tuner 10 by shifting the specified bit width of the setting data, specified by the register 24 by the specified number of shifts specified by the register 24.例文帳に追加

更に、テーブル生成部２５ａは、レジスタ２４により指定された設定データのビット幅を、レジスタ２４により指定されたシフト数だけ前記設定データをシフトすることにより、チューナ１０の設定データについてのテーブルデータを生成する。 - 特許庁

A plurality of bit line structures BL, a source shunt line structure SH1, and a dummy line structure SH2 are juxtaposed on the same layer at a predetermined width and at a predetermined interval; and a via plug structure Via2 is configured on the source shunt line structure SH1.例文帳に追加

複数のビット線構造ＢＬ、ソースシャント線構造ＳＨ１、ダミー線構造ＳＨ２が所定幅および所定間隔で同層に並設されており、ソースシャント線構造ＳＨ１の上にビアプラグ構造Ｖｉａ２が構成されている。 - 特許庁

To provide a moving picture coder that eliminates the need for adoption of a high data transmission frequency for a frame memory and for extension of a data bit width even when many numbers of coding object pixels like the HDTV are required or a vertical direction retrieval range of motion retrieval is extended.例文帳に追加

ＨＤＴＶのように符号化対象画素数が多くても、あるいは動き探索の垂直方向探索範囲を拡大しても、フレームメモリとの間のデータ転送周波数の高速化や、データビット幅の拡大を不要とする - 特許庁

This method controls set pulse width by monitoring the status of a memory component with a method for comparing a bit line voltage with a reference voltage during a programming action and the method for comparing the cell resistance with the cell resistance of the set status.例文帳に追加

本発明は、プログラミング動作の間、ビットライン電圧を基準電圧と比較する方法や、セル抵抗をセット状態のセル抵抗と比較する方法によってメモリ素子の状態をモニタリングすることにより、セットパルス幅を制御する。 - 特許庁

The I/O common bus is provided with the CAD bus of 8-bit width for transmitting a command, an address and data in time-division manner and a signal for distinguishing whether the output onto the CAD bus is the command or data.例文帳に追加

Ｉ／Ｏ共通バスには、コマンドとアドレスとデータが時分割で送信される８ビット幅のＣＡＤバスと、ＣＡＤバス上に出力されているのがコマンドであるかデータであるかを区別するための信号が含まれている。 - 特許庁

In an RGB to R'G'B'W conversion section 10, conversion is performed in a condition that the use ratio of W is <100% and the bit width of the input RGB data is larger than that of the R'G'B'W data.例文帳に追加

ＲＧＢ→Ｒ’Ｇ’Ｂ’Ｗ変換部１０では、Ｗの使用率が１００％未満であって、入力されるＲＧＢデータのビット幅が変換後のＲ’Ｇ’Ｂ’Ｗデータのビット幅より大きいという条件で変換を行う。 - 特許庁

A code quantity controller 12 controls a prescribed quantization width of a quantizer 9 on the basis of analysis result information and a prescribed object code quantity to control a code quantity of image compression information at a high bit rate to be outputted.例文帳に追加

符号量制御装置１２は、解析結果情報と所定の目標符号量とに基づいて、量子化装置９の所定の量子化幅を制御して、出力する高ビットレートの画像圧縮情報の符号量を制御する。 - 特許庁

The device adopts a variable bus-bit width in the image processing data path, can generate high precision output, regardless of the digital gain value, and is further provided with a series fixed pattern noise correction block and a digital gain processing block in the data path.例文帳に追加

画像処理データ路に可変バスビット幅を採用し、デジタル利得値にかかわらず高精度の出力を発生させることができ、さらにデータ路中に列固定パターン雑音補正ブロック及びデジタル利得処理ブロックを有する。 - 特許庁

To provide an image data processing apparatus for applying thinning to a horizontal linewidth in the subscanning direction without losing a shape of image data deployed in a bit map shape so as to uniformize a line width ratio of a vertical line segment to the horizontal line segment.例文帳に追加

ビットマップ状に展開された画像データの形状を損なわずに水平線分の副走査方向の線幅を細線化し、垂直線分と水平線分の線幅比率の均一化を行う画像データ処理装置を提供する。 - 特許庁

To enhance the general-purpose performance of a device for converting ATM cell format where even an LSI by CMOS or Bi-CMOS process can process ATM cells of a high speed data stream and a bus width in 32-bit well compatible with a CPU can be adopted.例文帳に追加

ＣＭＯＳやＢｉ−ＣＭＯＳプロセスのＬＳＩでも高速データストリームのＡＴＭセル処理が可能とするとともに、ＣＰＵとの整合性のよい３２ビットのバス幅を有することを可能とし、汎用性を高める。 - 特許庁

Using a coding format using data having a narrow bit width in UTC protocols enables a long propagation delay without generating errors due to interference, and the length of the transmitting medium in a system is prolonged.例文帳に追加

ＵＴＣプロトコルでビット幅の狭いデータを用いた符号化形式を使用すれば、干渉による誤りを生じさせずにより長い伝搬遅延を可能にでき、システムにおいて使用可能な伝送媒体の長さが延長される。 - 特許庁

The decided number of execution clocks includes a parameter including the number of clocks in the bus cycle of load and store and the number of clocks in the bus cycle of instruction fetch, and the parameter is decided according to the bit width of the bus and the number of wait of the memory.例文帳に追加

決定される実行クロック数は、ロードおよびストアのバスサイクルによるクロック数と命令フェッチのバスサイクルによるクロック数とを示すパラメータを含み、パラメータはバスのビット幅とメモリのウェイト数とにより決定される。 - 特許庁

Then a variable power amplification control section 16 controls a variable power amplifier 27a on the basis of the transmission power control bit and the transmission power control width to apply variable control to the transmission power outputted from an antenna 11.例文帳に追加

そして、可変電力増幅制御部１６は送信電力制御ビット及び送信電力制御幅に基づいて可変電力増幅器２７ａを制御し、アンテナ１１より出力する送信電力を可変制御する。 - 特許庁

When it is determined that the barcode font is included, bit map image data in which the barcode font is developed are rewritten by pixel to correct a bar width on the basis of a predetermined correction value (S15).例文帳に追加

バーコードフォントが含まれることが判別された場合、バーコードフォントを展開したビットマップ画像データに対して、画素単位でビットマップ画像データを書き替えることにより、予め定められた補正値に基づいてバー幅を補正する（Ｓ１５）。 - 特許庁

To obtain a semiconductor memory having a selectable I/O bit sequence in which the arranging width of data buses can be reduced on a semiconductor substrate and the number of elements can be decreased.例文帳に追加

入出力のビット構成を選択可能な半導体記憶装置において、半導体基板上に配列されるデータバスの配列幅を小さくするとともに、素子数を少なくすることのできる半導体記憶装置を提供する。 - 特許庁

A control section 3 obtains an address of a buffer 2 in which a head part of the succeeding frame is in existence on the basis of the skip bit width 53, outputs the address as a read address RA2 and controls a selector 6 to give the read address RA2 to the buffer 2.例文帳に追加

制御部３は、スキップビット幅53に基づいて次フレームの先頭部分が存在するバッファ２のアドレスを求め、そのアドレスをリードアドレスRA2 として出力すると共に、セレクタ６を制御してリードアドレスRA2 をバッファ２に印加する。 - 特許庁

To provide a method of manufacturing an optical recording medium which is capable of making groove patterns or information bit patterns fine and more particularly making the width of the grooves or information bits narrower and a method of manufacturing a master disk and stamper to be used for the same.例文帳に追加

グルーブパターンあるいは情報ピットパターンの微細化、特にグルーブまたは情報ピットの幅を狭くすることが可能な光学記録媒体の製造方法とそれに用いる原盤およびスタンパの製造方法を提供する。 - 特許庁

In a local interconnection type element having open bit line cell arrangement where a pattern interval of 1F is formed by an element having minimum line width of 1F, a hard mask is formed on each conductive layer and an insulation spacer is formed on the sidewall thereof.例文帳に追加

１Ｆの最小線幅を有する素子でパターン間隔を１Ｆに形成したオープンビットラインセル配列されたローカルインターコネクション方式の素子において、それぞれの導電層上にハードマスクを形成しその側壁に絶縁スペーサを形成する。 - 特許庁

A thickness of the plate 50 is formed a bit smaller than a width of each recess 24A of the male body 12, and the recesses 24A of the male body 12 are engaged with the tip of the plate 50, when inserting the male body 12 into an opening part 36 of the female body 30.例文帳に追加

プレート５０の厚さは、雄体１２の凹部２４Ａの幅より若干小さく形成されており、雄体１２を雌体３０の開口部３６に挿入したときに、雄体１２の凹部２４Ａがプレート５０の先端部に係合される。 - 特許庁

When a writing request is transmitted from an internal memory 211 having an internal bus of n-bits, a bus use is permitted by a bus arbitration part 107, but conversion into a m-bit width (m>n) is required when DMA-transferred by a memory reading control part 208.例文帳に追加

ｎビットの内部バスを持つ内部メモリ２１１からの書き込み要求であった場合、バス調停部１０７でバス使用許可が与えられるが、メモリ読み出し制御部２０８がＤＭＡ転送する際にｍ（ｍ＞ｎ）ビット幅への変換が必要となる。 - 特許庁

The line memory device 100 includes a line memory macro 101 which uses serial/parallel conversion, a shift register 111 which has its capacity equal to the bit width of the data to be converted into the parallel data, a selector 109 and a control block 110 which controls the register 111 and selector 109.例文帳に追加

ラインメモリ装置１００は、シリアルパラレル変換を用いたラインメモリマクロ１０１、パラレル変換するデータのビット幅と同じ容量のシフトレジスタ１１１、セレクタ１０９、シフトレジスタ１１１とセレクタ１０９を制御する制御ブロック１１０とを備える。 - 特許庁

When an ink bleeding correction in printing the bar code is '+1 correction', that is, when the number of dots for printing the bar width is 5, two consecutive data of bit image information are taken out, and a processing unit of printing data is made 45 dpi when the data are 'black white'.例文帳に追加

バーコード印字におけるインクのにじみ補正が「＋１補正」である場合、即ち、バー幅印字ドット数が５ドットである場合、ビットイメージ情報の連続する２個のデータを取り出し、「黒白」となる場合は、印字データの処理単位を４５ｄｐｉとする。 - 特許庁

The same effect with that of virtually halving the gain of a control action constituent OUT2 can be achieved without enlarging the bit width of a D/A converting function, thereby making possible speedy and highly stable control at low cost by using a DC motor.例文帳に追加

したがって、制御動作成分ＯＵＴ２のゲインを実質的に１／２にしたのと同じ効果が、Ｄ／Ａ変換機能のビット幅を広げないで実現でき、ＤＣモータを用いて高速で安定性の高い制御が低コストで可能となる。 - 特許庁

A table data generation device includes a table generation section 25a that stores setting data of a receiver for receiving broadcast waves; and a register 24 that specifies the bit width from a reference position of the setting data and specifies the number of shifts of the setting data.例文帳に追加

テーブルデータ生成装置は、放送波を受信するための受信機の設定データを記憶するテーブル生成部２５ａと、前記設定データの基準位置からのビット幅を指定し、前記設定データのシフト数を指定するレジスタ２４と、を備えている。 - 特許庁

The switchers 3-1 to 3-8 are switched to a data side, and when resource data converted into a 64 bit bus by a bus width conversion part 5 are applied, the resource data are written in the NAND flash memory whose CE is made active to which the command signal has been applied.例文帳に追加

切換器３−１〜３−８をデータ側に切り換え、バス幅変換部５で６４ｂｉｔバスに変換された素材データを与えると、ＣＥがアクティブかつコマンド信号が与えられたＮＡＮＤフラッシュメモリにその素材データが書き込まれる。 - 特許庁

To optimize the performance of DSL modems in the same cable bundle, the size and position of the bandwidth used for transmission is selected when the bit rate necessary for making the transmission is less than the total available band width.例文帳に追加

同一のケーブルバンドル内のＤＳＬモデムの性能を最適化させるために、送信に使用する帯域幅の寸法及び位置を、送信を行う場合に必要なビットレートが全体的に使用可能な帯域幅より小さい場合に選択を行う。 - 特許庁

In this method which processes unpacked information including scale factor information and bit stream of audio signals consisting of component data, the data in a specific frequency band are defined as basic hierarchy, the band of the hierarchy and the frequency band other than the band are successively segmented for every prescribed band width to obtain the scale factor information and component data corresponding to a desired bit rate.例文帳に追加

スケールファクター情報を含むアンパック情報及びコンポーネントデータから成るオーディオ信号のビットストリームを処理する方法において、特定の周波数帯域のデータを基本階層とし、この階層の帯域及びこの帯域以外周波数帯域を所定幅の帯域毎に順次切り分けて所望のビットレートに応じたスケールファクター情報及びコンポーネントデータを得る。 - 特許庁

The scaling part 13 scales each pixel value of DS1 in accordance with a measurement of the range of pixel values of DS1 such that the difference image signal DS1 can be represented in grayscale with a predetermined bit width, to output a scaled difference image signal DS3.例文帳に追加

スケーリング部１３は、予め定められたビット幅で差分画像信号ＤＳ１を階調表現できるように、ＤＳ１の画素値の変化幅の計測結果に応じてＤＳ１の各画素値をスケーリングし、スケーリング後の差分画像信号ＤＳ３を出力する。 - 特許庁

This switching of a place to be transferred is performed by a read-data bus switching signal RSEL generated by a read-control circuit 6, this switching signal RSEL is generated based on a data bit width setting signal MS, a data read-out operation specifying signal READ, and an address signal ADD.例文帳に追加

この転送先の切換えは第１のリード制御回路６で生成されるリードデータバス切換信号RSELによって行われ、この切換信号ＲＳＥＬは、データビット幅設定信号MSと、データ読出し動作指定信号READと、アドレス信号ADDとに基づいて生成される。 - 特許庁

A transmitting means 150 synchronizes a plurality of asynchronous parallel-signal data with parallel-signal data synchronized with a BCLK1 as a common clock, converts the asynchronous parallel-signal data into parallel signals in a specified bit width, and converts the parallel signals into series-signal data and transmits them.例文帳に追加

送信手段１５０は、複数の非同期の並列信号データを、共通のクロックであるＢＣＬＫ１に同期した並列信号データに同期させた上で、所定のビット幅の並列信号に変換し、さらに、直列信号データに変換して送信する。 - 特許庁

A bit width reduction unit 12 outputs, among input signals Din of (N+1) bits, signals within a lower 1/4 signal level range as they are, but compresses, for signals within the next 1/4 range, a ratio of increase of an output value, to 1/2, to increase of an input value.例文帳に追加

ビット幅削減部１２は、（Ｎ＋１）ビットの入力信号Ｄinのうち下位１／４の信号レベル範囲の信号はそのまま出力し、その次の１／４の範囲の信号については入力値の増加に対する出力値の増加の割合を１／２に圧縮する。 - 特許庁

To realize a debug function-incorporated microcomputer that can create a debugging environment facilitating analysis and compress output information even when tracing contents of an instruction bus via an output signal line smaller in bit width than the instruction bus.例文帳に追加

命令バスのビット幅よりも少ないビット幅の出力信号線で命令バスの内容をトレースする場合でも、解析しやすいデバック環境を生み出し、出力情報を圧縮することが可能なデバック機能内蔵型マイクロコンピュータの実現を課題とする。 - 特許庁

Then the transaction data are analyzed by transaction data analysis processing (step S3) and a control part for statically or dynamically controlling the bit width of an optimum bus, an encoding system, operation frequency, or the like which are generated from the analytical result is generated (step S4).例文帳に追加

その後、トランザクションデータ解析処理（ステップＳ３）にてトランザクションデータを解析し、その解析結果から生成される最適なバスのビット幅、エンコーディング方式、または動作周波数などを静的または動的に制御する制御部を生成する（ステップＳ４）。 - 特許庁