bit-shiftの部分一致の例文一覧と使い方
該当件数 : 374件
An arithmetic system 11 to 13 performs correlation processing on each digital signal in the transmitting system and the receiving system and, when a propagation distance of the radar wave is reached which makes an attenuation of the power of the received signal a constant value, controls the correction of data value by controlling a bit shift amount at the time of data output.例文帳に追加
演算系(11〜13)は、送信系と受信系における各デジタル信号の相関処理を行い、受信信号の電力の減衰量が一定の値となるレーダー電波の伝搬距離に達した時、データ出力時のビットシフト量を制御することによりデータ値の補正を制御する。 - 特許庁
When a count value counted in an m-bit counter 11 reaches n, a control circuit 102 outputs a control signal CNTT, stops shift operation, outputs a control signal COMP, and outputs test mode signals TM0 to TMn-1 from a test mode signal generating circuit 103.例文帳に追加
制御回路102は、mビットカウンタ11が、カウントするカウント値がnに至ると、制御信号CNTTを出力し、シフト動作を停止させ、制御信号COMPを出力し、テストモード信号発生回路103から、テストモード信号TM0〜TMn−1を出力させる。 - 特許庁
Shift means shifts in advance the data array written by the writing means by the bit number by which a border between first data and second data constituting the data array corresponds to the one of word borders of a register when the data array is written by the writing means.例文帳に追加
シフト手段は、書込手段により前記データ列が書き込まれたときに、前記データ列を構成する第1のデータおよび第2のデータの境界がレジスタのワード境界に一致するようなビット数だけ、書込手段により書き込まれる前記データ列を予めシフトさせる。 - 特許庁
An exclusive OR circuit 27 in the OFB mode encryption device 5 exclusively ORs an output of the shift register 6 encrypted in the unit of fixed length bits by an encryption processing means 7 and a plain text 8 of a succeeding block in the unit of 1 bit to output an encrypted text 11.例文帳に追加
OFBモード暗号化装置5は、シフトレジスタ6の出力を固定長ビット単位で暗号化処理手段7により暗号化した出力と次ブロックの平文8を1ビット単位で排他的論理和回路27により排他的論理和して暗号文11を出力する。 - 特許庁
The discrimination circuit 13 controls a changeover device 10 so that the changeover device 10 selects a noise elimination threshold 7 when the output value is smaller than an integral value '1' equivalent to the unity gain or selects a noise elimination threshold whose bits are shifted by a bit shift circuit 11 when the output value is equal to the integral value '1'.例文帳に追加
判定回路13では、前記出力値がゲイン1に相当する値である整数値“1”より小さい場合は切替器10でノイズ除去閾値7を選択し、整数値“1”と同じ場合はビットシフト回路11でビットシフトしたノイズ除去閾値を選択するように切替制御する。 - 特許庁
The method includes the steps of providing a differential phase shift keyed signal, inputting the differential phase shift keyed signal into a delay device adapted to split the differential phase shift keyed signal into at least two signals on at least two arms and to delay the signal on at least one arm by about one bit period, and coherently combining the signals on the at least two arms to produce alternate mark inversion and/or duobinary signals.例文帳に追加
方法は、差動位相偏移変調信号を提供する工程と、差動位相偏移変調信号を、少なくとも2つのアーム上で少なくとも2つの信号に分割し、少なくとも1つのアーム上の信号を、約1ビット期間だけ遅延されるようになされた遅延デバイスに、前記差動位相偏移変調信号を入力する工程と、 前記少なくとも2つのアーム上の信号をコヒーレントに結合する工程であって、それによって、交番マーク反転かつ/またはデュオバイナリ信号を生成する、コヒーレントに結合する工程とを含む。 - 特許庁
Then, the amount of the compressed image data is measured by a counter 108 and when the data amount is equal to or more than prescribed, the relevant image data stored in memory 112 are recompressed with second higher compressibility in a Huffman decoding circuit 113, a bit shift circuit 114 and a Huffman encoding circuit 115.例文帳に追加
そして、圧縮された画像データのデータ量がカウンタ108で計測され、所定値以上の場合、メモリ112に記憶されていた当該画像データがハフマン復号化回路113、ビットシフト回路114及びハフマン符号化回路115で、より高圧縮率である第2の圧縮率で再圧縮される。 - 特許庁
Without having to carry out the calculation of square sums or square roots of the square sums, required for calculating the distance between a received symbol and an estimated symbol, the distances among the symbols, are calculated by simplified calculation based on bit-shift processing, addition and subtraction, and the circuit scale or the processing amount for obtaining the maximum likelihood symbol is reduced.例文帳に追加
受信したシンボルと推定シンボルの距離の算出に必要だった2乗和あるいは、2乗和の平方根の演算を行うことなく、ビットシフト処理と加減算をベースにした単純化された計算でシンボル間の距離を算出し、最尤シンボルを求めるための回路規模、あるいは処理量を削減する。 - 特許庁
As to a DNA sequence with a predetermined length, when G/C and A/T are represented by a bit string (template) constructed of 0 and 1, templates giving predetermined values for a hamming distance between respective templates, between shift sequences, and between ligation sequences are selected, and from these templates, a template having a subword restriction of a length (m) is selected.例文帳に追加
所定の長さのDNA配列を、G又はCとA又はTを0と1からなるビット列(テンプレート)で表わした場合、各テンプレート間、シフト配列間、連結配列間とのハミング距離が、いずれも所定値以上になるテンプレートを選択し、さらにその中から長さmのサブワード制約を有するテンプレートを選定する。 - 特許庁
When it is discriminated that the quantity of the encoded data whose compression is nearly a half exceeds the storage capacity of the memory 112, the shift amount by the bit shifters 106, 107 is doubled to double the compression rate and the encoded data at the double compression rate stored in the memory 110 are transferred to the memory 112, in which the data are stored.例文帳に追加
圧縮率がほぼ半分の符号化データの量がメモリ112の記憶容量を越えると判定すると、ビットシフト器106,107のシフト量を倍にして圧縮率を倍にするとともに、メモリ110に記憶されている倍の圧縮率の符号化データをメモリ112に転送して記憶させる。 - 特許庁
To solve such a problem that the charge transfer efficiency of signal charge from a sensor to an accumulation part lowers due to pixel compression driving, in a frame transfer type CCD image sensor which can change over standard driving which individually drives three transfer electrodes for each bit of an sensing shift register and pixel compression driving which drives them at common voltage.例文帳に追加
撮像部シフトレジスタの各ビットの3本の転送電極を個別に駆動する標準駆動と共通電圧で駆動する画素圧縮駆動とを切り換え可能なフレーム転送型CCDイメージセンサにおいて、画素圧縮駆動で撮像部から蓄積部への信号電荷の転送効率が劣化する。 - 特許庁
In accordance with a bit shift quantity outputted from a pattern judging block 10 and data S16 to S18, the average of the image data of the object boundary pixel positioned in one direction or image data of the object boundary pixel positioned in both of the directions is written as image data in an image area excepting for an object in a pattern in the memory.例文帳に追加
パターン判定ブロック10が出力するビットシフト量と、S16乃至S18のデータとに応じて、一方向に位置するオブジェクト境界画素の画像データまたは両方向に位置するオブジェクト境界画素の画像データの平均値を、メモリにおけるパターン内のオブジェクト外の画像領域に画像データとして書き込む。 - 特許庁
A data line-driving circuit 140 includes: an X shift register 142 which selects, in prescribed order, blocks in which data lines 114 are collected for every eight lines, in the period of time in which scanning lines 112 are selected; and A/D conversion circuits 144 which convert the voltages of analog signals An supplied to a signal line 152 to 8-bit data bits.例文帳に追加
データ線駆動回路140は、走査線112が選択される期間にデータ線114を8本毎にまとめたブロックを、所定の順番で選択するXシフトレジスタ142と、信号線152に供給されたアナログ信号Anの電圧を8ビットのデータビットに変換するA/D変換回路144とを含む。 - 特許庁
In the communication terminals 1a, 1b, 1c, ..., when recognizing the command of a start bit within a frame configuring receive data signals S1 as the impulse noise of a prescribed time width, terminal CPUs 10a, 10b, 10c, ... in the reception state abandon the command and shift to the transmission state before the transmission standby time elapses.例文帳に追加
通信端末1a、1b、1c、・・・において、受信状態の端末CPU10a、10b、10c、・・・は、受信したデータ信号S1を構成するフレーム内のスタートビットのコマンドを所定時間幅のインパルス性雑音と認識したとき、このコマンドを破棄して送信待機時間の経過前に送信状態へと遷移する。 - 特許庁
The method is equipped with a step for making a first and a second transistors in an OFF state by inactivating a word line and a step for sequentially shifting the scan data inputted from a scan data input terminal to a memory cell arranged at a scan data output terminal side via a first and a second shift bit lines.例文帳に追加
ワード線を不活性化することにより、第1及び第2のトランジスタをオフ状態にするステップと、スキャンデータ入力端子から入力されるスキャンデータを、第1及び第2のシフトビット線を介して、スキャンデータ出力端子側に位置するメモリセルに順次シフトするステップとを備えることを特徴とする。 - 特許庁
Thus it enables to restore the bytes constitution sent serially with transmitting clock accurately from the clock information at the receiving-side by transmitting serially two kinds of bit-sequence having the same period and the different duty ratio selectively by adjusting to the byte position of a serial data s38 transmitted serially through a shift register 33.例文帳に追加
このように同一周期でデューティ比の異なる2種類のビット列を、シフトレジスタ33を介してシリアル転送されるシリアルデータs38のバイト位置に合わせて選択的にクロック情報としてシリアル伝送することにより、受信側ではそのクロック情報から送信クロックとシリアル送信されるデータのバイト構成を正しく復元することが可能となる。 - 特許庁
Transformation object data in a space frequency region and one-dimensional inverse transformation data and two-dimensional inverse transformation data in a space region are stored and accessed by using a storage means with a shift array form by using the difference of bit sizes and the difference of existing time when executing two-time one-dimensional inverse transformation operations.例文帳に追加
シフトアレイ形式の格納手段を用いて、空間周波数領域における変換対象データと、空間領域における1次元逆変換済みデータおよび2次元逆変換済みデータを、2回の1次元逆演算を実行する際のそれらのビット・サイズの相違および存在時間の相違を利用して格納およびアクセスする。 - 特許庁
The noise reduction circuit is configured such that a delay circuit is inserted to each bit of each semiconductor to individually shift an inversion timing of output data so as to deviate a peak timing of the transient current momentarily flowing through the output IO buffer thereby reducing a noise due to a sudden change in a power supply voltage and a GND voltage in the inside of each semiconductor.例文帳に追加
半導体の出力の各ビット毎に遅延回路を挿入して出力データの反転のタイミングを個々にずらし、出力IOバッファで瞬間的に流れる過渡電流のピークタイミングをずらすことにより、半導体内部の電源電圧およびGND電圧の急変によるノイズを低減させるように構成する。 - 特許庁
When received soft decision data corresponding to a final bit of a coded data stream subjected to convolution coding by adding a specific signal to an end of a transmission signal are received and contents of a path memory (14) are updated, and a shift register (38) captures contents latched by a memory group corresponding to the specific signal stored in the path memory in parallel and sequentially and serially outputs the contents.例文帳に追加
伝送信号の末尾に特定信号を付加して畳み込み符号化された符号化データ列の、最後のビットに対応する受信軟判定データが入力されパスメモリ(14)の更新がなされた時点で、パスメモリの特定信号に対応するメモリ群のラッチ内容をシフトレジスタ(38)に並列に取り込み、順次直列に出力することとした。 - 特許庁
The arithmetic circuit has a memory RAM storing original image data to be referred to by the unit of a macro block being the block of prescribed number of pixels and a pattern judging block for outputting a bit shift quantity S12 required for extracting a pattern, data on whether to permit writing into a memory and data S18 showing which direction one direction of an object boundary pixel is.例文帳に追加
演算回路は、参照すべき元の画像データを所定数の画素のかたまりであるマクロブロック単位で格納したメモリRAMと、パターンを抽出するために必要なビットシフト量S12と、メモリへに書き込みを許可するか否かのデータS16と、一方向がいずれの方向のオブジェクト境界画素かを示すデータS18とを出力するパターン判定ブロックとを有する。 - 特許庁
Based on a binary bit string obtained by binarizing a reproducing signal waveform obtained from an optical disk by an adaptive equalizing method and a PRML method, the start position of a last pulse that is the last pulse of a pulse string is adjusted so that an edge shift evaluation value is smallest by using the pulse string including (N-1) pulses to form a recording mark having a length of NT.例文帳に追加
光ディスクから得た再生信号波形を適応等化方式とPRML方式前記PRML方式によって2値化して得た2値化ビット列に基づいて、長さNTの記録マークを形成するために(N−1)本のパルスで構成されたパルス列を用い,エッジシフト評価値が最小になるように,パルス列における最終のパルスであるラストパルスの開始位置を調整する。 - 特許庁
A signal voltage and a reference voltage are outputted, based on an initialization signal from a shift resistor, a reset signal, a read signal, and a bit selection signal.例文帳に追加
光電変換装置の一部を構成するP型半導体基板上の光センサで受光され、光電変換された電荷を伝達する伝達回路にNchトランジスタのみで構成された光電変換回路とその出力回路をソースフォロア回路を用いて構成し、シフトレジスタからの初期化信号、リセット信号、読み出し信号及びビット選択信号に基づき、シグナル電圧と基準電圧とを出力した。 - 特許庁
A PE 10 of the SIMD microprocessor has two shifter pairs 12 each comprising a PSH 12a and a BSH 12b when an ALU (Arithmetic and Logic Unit) 14 has independently operable ALU(L) 14a and ALU(H) 14b, and has shift data selection circuits 13 performing selection and bit expansion of data output from the shifter pairs 12 correspondingly to each the ALU.例文帳に追加
SIMD型マイクロプロセッサのPE10において、ALU14がALU(L)14a、ALU(H)14bと2つに分割して動作させることが可能な構成になっているときに、PSH12aとBSH12bとから構成されシフタ対12を2つ備えるとともに、シフタ対12から出力されたデータを選択およびビット拡張を行うシフトデータ選択回路13を各ALUに対応して備えた。 - 特許庁
It was news to me but, basically, the JHF was formally the Government Housing Loan Corporation. This relates to a major trend five years ago that was represented by the shift from public to private and reflected an initiative to move policy-based finance to private hands. I have just talked about Lehman Brothers and a very major trend that existed before, which favored "private" and dismissed everything "public," but that trend has been fixed a little bit on a worldwide scale since the Lehman Brothers crisis as if to seek the best balance between public and private, as I mentioned repeatedly. 例文帳に追加
初めて聞かせていただきましたが、基本的にあれは昔住宅金融公庫というのがございまして、官から民へという大きな5年前の流れの中で、政策金融は基本的にできるものは全部民に移そうという話でしたが、今さっき私がリーマン・ブラザーズの話をしましたけれども、一切官のものはだめで、「民だ、民だ」という非常に大きな流れがありましたけれども、そこら辺リーマン・ブラザーズ以来、少しそこら辺が私は何回も官と民とベストバランス、そういうふうに少し世界中揺り戻しがある。 - 金融庁
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|