bit-shiftの部分一致の例文一覧と使い方
該当件数 : 374件
In the light emitting element 1A integrating a plurality of light emitting diodes 2R, 2G and 2B and an IC 3 for driving these light emitting diodes, the driving IC 3 comprises a multi-bit shift register 12, a multi-bit latch 13, and a multi-bit driver 15.例文帳に追加
複数の発光ダイオード2R、2G、2Bと、これらの発光ダイオードを駆動する駆動用IC3Aを一体化した発光素子1Aであって、前記駆動用IC3を、複数ビットシフトレジスタ12、複数ビットラッチ13、複数ビットドライバ15より構成する。 - 特許庁
A start bit S is detected by a start bit detecting circuit 20, and when a start bit detecting signal STB becomes a high level, a mask of an operation clock SK by an AND circuit 25 is released, and supply of a clock CK to a shift register 23 is started.例文帳に追加
スタートビット検出回路20にてスタートビットSが検出され、スタートビット検出信号STBがハイレベルになると、AND回路25による動作クロックSKのマスクが解除され、シフトレジスタ23に対するクロックCKの供給が開始される。 - 特許庁
A shift register of, for example, 32 bit × 5 block is constituted as the shift register according to a block length and a number of blocks, and data of the respective blocks are shifted in the shift register and inputted in a multiplier and an adder respectively to execute a multiple length arithmetic processing.例文帳に追加
ブロック長とブロック数に応じたシフトレジスタとして、例えば32ビット×5ブロックのシフトレジスタを構成し、各ブロックのデータをシフトレジスタにおいてシフトし、それぞれ乗算器、加算器に入力して、多倍長演算処理を実行する。 - 特許庁
An addition- and-subtraction process part 3 calculates an output of process Ym-Ym-1+α, αis invariable, with an output of the bit-shift-reducing part 2.例文帳に追加
加減算処理部3は一定値をαとし、処理出力Ym=Ym-1+αとなる出力をビットシフト減衰部2の出力と演算する。 - 特許庁
Further, the clock extraction circuit has a function of correcting the phase shift corresponding to the Manchester code and 1-bit of the clock CK corresponding to '0' of the Manchester code.例文帳に追加
さらに、マンチェスターコードの「0」に対応して、マンチェスターコードとCKの1ビットに対応する位相ずれを補正する機能も有する。 - 特許庁
This power number encoder circuit finds a power number, or a left shift quantity for normalizing input data with a code bit.例文帳に追加
本発明は、符号ビット付き入力データを正規化するための左シフト量であるべき数を求めるべき数エンコーダ回路に関する。 - 特許庁
Moreover, a shift pulse SP and a bit position specifying signal BPG are generated from the address generator AG and given to the segment buffer SDB.例文帳に追加
またアドレスジェネレータAGからシフトパルスSPとビット位置指定信号BPGとが生成されてセグメントバッファSDBに与えられる。 - 特許庁
A coefficient arithmetic part 2 calculates a correction coefficient (k) and a bit shift quantity F determined by scale conversion quantities E, (m), and (n).例文帳に追加
係数演算部2は、スケール変換量Eとmおよびnとによって定まる補正係数kとビットシフト量Fとを算出する。 - 特許庁
A data converting section 14 converts transmission data '1' into a bit sequence '000111' or '111000' and transmission data '0' into a bit sequence '110011' or '001100', and sets conversion results in a shift register 16.例文帳に追加
データ変換処理部14は送信データ“1”をビット列“000111”又は“111000”に、送信データ“0”を“110011”又は“001100”に変換し、この変換結果をシフトレジスタ16にセットする。 - 特許庁
This test circuit detects a bit in which a shift is caused in a write-in property in a memory cell array 1 as a defective bit using a method by which one axis write-in current of a difficult axis direction is applied.例文帳に追加
このテスト回路は、メモリセルアレイ1中の書き込み特性にシフトがあるビットを、困難軸方向の一軸書き込み電流を印加する手法を用いて不良ビットとして検出する。 - 特許庁
The magnetic storage device generates a write clock when data are recorded in the data recording bit based on the measured phase shift amount and records data in the data recording bit using the generated write clock.例文帳に追加
また、磁気記憶装置が、測定された位相ずれ量に基づいてデータ記録用ビットにデータを記録するときのライトクロックを生成し、生成されたライトクロックを用いて、データ記録用ビットにデータを記録する。 - 特許庁
A first shifter 13 shits bits of the total sum of the bit data in a direction of the most significant bit by the number of power times as to each number of powers of terms of ak=1 in the denominator of the approximate value to calculate each shift value.例文帳に追加
第1シフタ13は、ビットデータの総和を近似値の分母のak=1の項の各冪乗数について冪数の回数分、上位桁方向にビットシフトして、各シフト値を算出する。 - 特許庁
the comparison results "00", "01", or "10" are stored in a shift register as contents which have the high-order bits added to the least significant digit bit of the stored value obtained so far and include the low-order digit bits as the least significant bit.例文帳に追加
前記した比較結果「00」、「01」、「10」はシフトレジスタに格納するが、その上位ビットは前回までの格納値の最下位ビットに加算し、その下位ビットを最下位ビットとする内容に更新する。 - 特許庁
A 32-bit transform operation is remarkably reduced to 4 additions and one shift in a 16-bit operation by using one of three tables selected on the basis of positions of respective factors.例文帳に追加
それぞれの係数の位置に基づいて選択された3つのテーブルの1つを使用して、32ビット変換演算が、16ビット演算での4つの加算および1つのシフトに著しく減少する。 - 特許庁
To provide a semiconductor memory device provided with a redundant circuit which can relieve two continuous bit lines in shift redundancy of one shift system without causing increase of chip area and deterioration of performance.例文帳に追加
チップ面積の増大及び性能の劣化を伴わずに、1本シフト方式のシフトリダンダンシで、連続した2本のビット線を救済し得る冗長回路を備えた半導体記憶装置を提供する。 - 特許庁
In a reproducing device, a bit stream outputted from a PRML Viterbi detector is inputted to a shift register 61 of the same length as a synchronizing word, and all the outputs of the shift register 61 are inputted to a coincidence circuit 62.例文帳に追加
再生装置では、PRMLビタビ検出器から出力されたビット列を同期語と同じ長さのシフトレジスタ61に入力し、シフトレジスタ61の全出力を一致回路62に入力する。 - 特許庁
With regard to a divided addition-type matched filter system, a shift register section 11 includes number of taps, corresponding to the reciprocal of the square of spectrum spread rate 256 and performs a bit shift, while holding received data.例文帳に追加
本発明による分割加算式マッチトフィルタシステムに関して、シフトレジスタ部11は、スペクトル拡散率256の2乗分の1に対応するタップ数を有し、受信データを保持しつつビットシフトを行う。 - 特許庁
The inspection device 1 inputs the start signal from the array drive part 2 into the shift register, and the shift register outputs the output signals in the order, from each bit to the each TFT array, based on the the start signal.例文帳に追加
検査装置1は、アレイ駆動部2から開始信号をシフトレジスタに入力し、シフトレジスタはこの開始信号に基づいて各ビットから各TFTアレイに対して出力信号を順次出力する。 - 特許庁
A 2-bit shift circuit 207 shifts the absolute value of the smaller error signal by two bits, a 3-bit shift circuit 208 shifts the absolute value of the smaller error signal by three bits, and an adder 209 adds an output of the circuit 207 and an output of the circuit 208.例文帳に追加
2ビットシフト回路207にて小さい方の誤差信号の絶対値を2ビットシフトし、3ビットシフト回路208にて小さい方の誤差信号の絶対値を3ビットシフトし、加算器209にて2ビットシフト回路207の出力と3ビットシフト回路208の出力とを加算する。 - 特許庁
The register value calculator has a bit divider 120 for dividing the packet number from LSB to MSB, packet shift operators 101-10N for bit-shifting an initial value of the shift register from 2^0 bits to 2^N-1 bits, and selectors 110-11N for selecting inputs and outputs thereof.例文帳に追加
レジスタ値算出部はパケット番号をLSBからMSBに分割するビット分割部120と、15ビットのシフトレジスタ初期値をPRBS生成部で2^0ビットから2^N-1ビットシフトするパケットシフト演算部101〜10Nと、入力と出力とを選択する選択部110〜11Nを有している。 - 特許庁
A 16-bit shift register for blue color 33 to which blue-color data signal is inputted is provided inside a G control circuit 29 in an RG-three- color LED display module electrically independently of an NPN driver 30, a latch circuit 31 and a 16-bit shift register for green color 32.例文帳に追加
RG3色LED表示モジュールにおけるG制御回路29の内部に、青色データ信号BDATAが入力される青色用16ビットシフトレジスタ33を、NPNドライバ30,ラッチ回路31及び緑色用16ビットシフトレジスタ32とは電気的に独立して設けている。 - 特許庁
As the driving pattern, there are; a type A of basic pattern which includes a bit arrangement which instructs a liquid crystal element to turn on or turn off for one gradation level for each subfield; and types B, C of shift pattern which shift the phase of the bit arrangement with respect to the type A in units 'six' which means the number of the subfields.例文帳に追加
駆動パターンには、一の階調レベルに対しサブフィールド毎に液晶素子をオン駆動またはオフ駆動を指示するビット配列からなる基本パターンのタイプAと、当該タイプAに対しサブフィールド数の「6」を単位としてビット配列の位相をシフトさせたシフトパターンのタイプB、Cとがある。 - 特許庁
Each of output bits which are successively bit-shifted in the shift direction in individual stages R0 to R13 of a 14-stage shift register 101 selects an M sequence, which is generated by a prescribed primitive polynomial corresponding to a scramble number based on position information of a disk, from a selection table in a feedback bit selector 102.例文帳に追加
14段のシフトレジスタ101の各段R_0〜R_13で順次シフト方向にビットシフトされた各出力ビットは、フィードバックビットセレクタ102において、ディスクの位置情報に基づくスクランブル番号に対応する所定の原始多項式により生成されるM系列を選択テーブルから選び出す。 - 特許庁
A difference value between a differential metric between a maximum likelihood path and a path in the direction of bit advance shift regarding an equalization signal provided for maximum likelihood decoding and a differential metric between the maximum likelihood path and a path in the direction of bit delay shift is made as a signal quality evaluation value dSAM.例文帳に追加
最尤復号処理に供給される等化信号についての最尤パスとビット進みシフト方向のパスの差メトリックと、等化信号についての最尤パスとビット遅れシフト方向のパスの差メトリックとの差に相当する値を信号品質評価値dSAMとする。 - 特許庁
A bit interleave step comprises a bit demultiplexing DMXS for extracting bit sequence Bsj, a sequence interleave SRIS for reordering a bit of each sequence Bsj, a sequence interleave SRIS for reordering a bit of each sequence Bsj, a sequence strage and segmentation SQSS for dividing interleaved each sequence Isqj into continuous segment Psgj, and a segment shift SGS for carrying out cyclic shifts of the segment Psgj.例文帳に追加
ビットインターリーブステップは、ビット系列Bsjを抽出するためのビットデマルチプレクシングDMXSと、各系列Bsjのビットを並べ替えるための系列インターリーブSRISと、インターリーブされた各系列Isqjを連続したセグメントPsgjに分割するための系列格納およびセグメント化SQSSと、セグメントPsgjを循環シフトするためのセグメントシフトSGSとを含む。 - 特許庁
To provide a BPSK modulation circuit and a BPSK (Binary Phase Shift Keyring) modulation method by which a high bit rate communication can be performed without outputting discontinuous data.例文帳に追加
不連続データを出力させることなく、高ビットレート通信が可能なBPSK変調回路及びBPSK変調方法を提供する。 - 特許庁
After the end of the prescribed operation, bit shift is performed by using the common index part (r) and the final arithmetic result of the fixed point form is provided.例文帳に追加
所定の演算終了時に、共通の指数部rを用いてビットシフトし、最終的な固定小数点形式の演算結果を得る。 - 特許庁
A shift circuit 202 shifts the data, obtained by bit combination between max data consisting of only an integer part and the μ data by L toward the MSB.例文帳に追加
シフト回路202において、整数部のみからなるmaxデータとμデータとをビット結合したデータを、LだけMSBに向けてシフトする。 - 特許庁
After the input of the plain text is ended, a fixed bit string is input, the feedback shift registers are idled, and a message authenticator is output.例文帳に追加
平文の入力終了後に、固定のビット列を入力してフィードバックシフトレジスタの空回しを行ってメッセージ認証子を出力する。 - 特許庁
The estimate prediction arithmetic circuit 4 applies arithmetic processing for generating prediction data to the data and gives the prediction generating data to a bit shift processing circuit 5.例文帳に追加
推定予測演算回路4は、予測生成のための演算処理を行い、予測生成したデータをビットシフト処理回路5に供給する。 - 特許庁
The stored data is taken out at a timing of the clock of the timing control part 6 according to whether or not the shift amount exceeds the predetermined limit processing bit.例文帳に追加
この保持されたデータは、シフト量が限界処理ビットを超えたか否かに応じたタイミング制御部6のクロックのタイミングにより取り出される。 - 特許庁
A shift circuit 8 shifts the Tex address 6 by a bit count corresponding to the Tec address Δ value 7 to add upper bits to the address.例文帳に追加
シフト回路8ではTecアドレスΔ値7に応じたビット数だけTexアドレス6がシフトされ、このアドレス上位にビットが付加される。 - 特許庁
The programmable polyphase signal generator employs a plurality of single-bit registers interconnected in series to form a shift register.例文帳に追加
プログラム可能な多相信号発生器が、シフト・レジスタ(219)を形成するように直列に相互接続された複数個の単一ビット・レジスタを用いる。 - 特許庁
Then, division for averaging is done in two steps, and the first half provides division with a power of two as a divisor to be performed by a bit shift arithmetic unit 70.例文帳に追加
ここで、平均化のための除算を2回に分け、前半は、ビットシフト演算器70による、2のべき乗を除数とする除算を行う。 - 特許庁
To provide the bar code reader which can prevent a bar code from being misread owing to a bit shift when the bar code is divided and read.例文帳に追加
分割読み取りによってバーコードを読み取る場合に、ビットシフトによるバーコードの誤読を防止できるバーコード読取装置を提供すること。 - 特許庁
As a result of comparison, if the lead bit number is not more than the shift number, it is determined that overflow occurs in the result of the shifting by the barrel shifter 1.例文帳に追加
比較の結果、リードビット数がシフト数以下である場合、バレルシフタ1によるシフト処理の結果にオーバフローが発生すると判断する。 - 特許庁
To provide an encoding method for providing a code string capable of uniquely correcting an error which does not satisfy d restriction by one-bit shift and detecting also a bit strip by using the regularity of the position of a minimum run length d.例文帳に追加
1ビットシフトによりd制約を満たさない誤りを一意に訂正でき、また、最小ランレングスdの位置の規則性を用いてビットスリップの検出も可能な符号列を得る符号化方法を提供する。 - 特許庁
Since absolute values of color difference signals Ab and Ar are bit-shifted and then division is performed when a hue H is calculated, the circuit scale of a reciprocal table 37 can be reduced to 1/2 to 1/4 in comparison with the case wherein bit shift is not performed.例文帳に追加
色相Hを算出する際、色差信号Ab,Arの絶対値をビットシフトして除算を行うため、ビットシフトを行わない場合と比べ、逆数テーブル37の回路規模を1/2〜1/4に削減できる。 - 特許庁
Reverse quantization processing for inputting a scale factor index Scf, bit allocation Ba and a quantization code X and outputting a reverse quantization value Y is performed by reducing frequency of multiplication by using bit shift processing.例文帳に追加
スケールファクタインデックスScf、ビットアロケーションBa、量子化符号Xを入力し、逆量子化値Yを出力する逆量子化処理を、ビットシフト処理を用いることによって、乗算の回数を減じて行なう。 - 特許庁
Further, when the mother sheet 4M is shifted along the X-arrow and anti-X-arrow direction, the bit map data of [0] (L level) is inserted into the bit map data in each non-drawing region Qb1-Qb9 according to each shift amount.例文帳に追加
また、X矢印方向及び反X矢印方向に沿ってずれた場合、各非描画領域Qb1〜Qb9のビットマップデータに、それぞれそのずれ量に従って「0」(Lレベル)のビットマップデータを挿入するようにした。 - 特許庁
The amount of data shift is read out following the relative displacement of the exposure areas in accordance with the rotation position of a roller CR2, and the raster data written in a bit map memory is read out from a region shifted by the data shift amount.例文帳に追加
そして、ローラCR2の回転位置に応じた露光エリアの相対的位置ずれに従ってデータシフト量が読み出され、ビットマップメモリに書き込まれたラスタデータをデータシフト量だけシフトさせた領域から読み出す。 - 特許庁
Shift amounts of the suffixes of the variable-length codes are calculated, and first bitstreams having a first bit length are generated by the variable-length codes by shifting the suffixes of the variable-length codes by the shift amounts.例文帳に追加
該位置に基づき、各可変長符号のサフィックスのシフト量を算出し、各可変長符号のサフィックスを該シフト量だけシフトさせた第1のビット長を有する第1のビット列を可変長符号毎に生成する。 - 特許庁
To provide a method of evaluating nonlinear distortion by separating it into nonlinear transition shift and partial erasure without causing deterioration of measurement precision, even if the nonlinear transition shift becomes not negligible to a bit gap T.例文帳に追加
非線形遷移シフトがビット間隔Tに対して無視できない場合でも、測定精度の低下をもたらすことがなく非線形歪みを非線形遷移シフトとパーシャルイレージャとに分離して評価する方法を提供すること。 - 特許庁
Then the bit modeling apparatus transfers a state of a coefficient being an encoding object and a state of eight vicinity coefficients of the coefficient from a memory 11 to a shift register 13 and executes encoding by referencing the state stored in the shift register 13.例文帳に追加
そして、符号化対象となる係数のステートと、その係数の8近傍係数のステートを、メモリ11からシフトレジスタ13へ転送し、このシフトレジスタ13内に格納されているステートを参照して符号化を行う。 - 特許庁
Namely, an input bit stream applied through a FIFO1 and a selector SR1 is shifted just for the total value of shift quantities performed up to the last time by the shifter SF0, and shifted just for the shift quantity of this time by the shifter SF1.例文帳に追加
即ち、FIFO1、セレクタSR1を経て与えられた入力ビット列に対し、シフタSF0で前回までの処理で行ったシフト量の合計値分シフトを行い、セレクタSF1で今回のシフト量だけシフトする。 - 特許庁
A data transfer part 207A serially transfers to a shift register 231 of a head driver 208 for driving a recording head 7, the transfer data SDA which consists of a combination of each bit of tone data composed of a high order bit and a low order bit per nozzle with a nozzle number are serially transferred.例文帳に追加
データ転送部207Aは記録ヘッド7を駆動するためのヘッドドライバ208のシフトレジスタ231に対し、1ノズル当りの上位ビット及び下位ビットで構成される階調データの各ビットとノズル番号の組み合わせにより構成された転送データSDAをシリアル転送する。 - 特許庁
To provide a printer device capable of achieving a low cost and a high process speed by eliminating a circuit for the shift calculation per bit unit.例文帳に追加
ビット単位のシフト演算を行うための回路をなくし、低コスト化や、処理の高速化も行うことができるプリンタ装置を提供するものである。 - 特許庁
The method for phase-shifting bits in a digital signal pattern combines a bit-wise phase shift signal and an external clock signal, to generate a perturbed clock signal (402).例文帳に追加
ディジタル信号パターンにおけるビット移相方法は、ビット毎移相信号を外部クロック信号と結合して、摂動クロック信号を生成する(402)。 - 特許庁
To accurately measure a phase shift amount of a write clock used for generating a write clock synchronized with a bit including one or a plurality of magnetic dots.例文帳に追加
1又は複数の磁性ドットを含むビットと同期したライトクロックを生成するために用いるライトクロックの位相ずれ量を精度良く測定する。 - 特許庁
To provide a magnetic disk provided with a writing compensation function capable of compensating a bit shift caused from reproduction in a vertical magnetic recording method.例文帳に追加
垂直磁気記録方式において、再生起因によるビットシフトを補償できる書き込み補償機能を備えた磁気ディスク装置を提供することにある。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|