「bits」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

ice in the sea that consists of bits of ice formed by excessive cooling, which stick together, called pack ice 例文帳に追加

粗氷という,過冷却した氷滴が物に付着してできる氷 - EDR日英対訳辞書

a kind of food made of mashed bits of fish and boiled with sugar, vinegar and soy sauce 例文帳に追加

もみほぐした魚肉を砂糖やみりん,しょうゆなどでいり煮した食べ物 - EDR日英対訳辞書

A right shift by n bits is equivalent to division by pow(2, n) without overflow check.例文帳に追加

n ビットの右シフトは、オーバフローチェックを行わないpow(2, n) による除算と等価です。 - Python

The AllPlanesmacro returns a value with all bits set to 1 suitable for use in a planeargument to a procedure. 例文帳に追加

これはプレーンを引き数とする関数で、プレーンとして使える値になる。 - XFree86

This mask is the bitwise inclusive OR of the valid controlmask bits. values 例文帳に追加

このマスクは有効な制御マスクビット値のビットごとの論理和を取ったものである。 - XFree86

To provide a semiconductor device capable of chip size reduction and multiple bits.例文帳に追加

チップサイズの縮小化や多ビット化に対応した半導体装置を提供する。 - 特許庁

If you want to make hydrogen, you can make it easily from bits of zinc, and sulphuric or muriatic acid. 例文帳に追加

水素をつくりたければ、 亜鉛のかけらと硫酸か塩酸で作れます。 - Michael Faraday『ロウソクの科学』

In a writing part 20, the first output terminal 21a (16 bits) of a bus width converter 21 is connected in parallel with both of the first input terminal group 11a (lower 16 bits) and the second input terminal group 11b (upper 16 bits) of a frame memory 10.例文帳に追加

書き込み部２０においては、バス幅変換器２１の第１出力端子２１ａ（１６bit）は、フレームメモリ１０の第１入力端子群１１ａ（下位１６bit）と第２入力端子群１１ｂ（上位１６bit）との両方に、並列的に接続されている。 - 特許庁

An error diffusion processing circuit 3 switches the number of lower-order bits used for characteristic error diffusion, i.e., lower-order 4 bits for 12 bit inverse gamma compensation and lower-order 3 bits for 11 bit inverse gamma compensation by linking to the changeover of inverse gamma compensation characteristics.例文帳に追加

誤差拡散処理回路３は、逆ガンマ補正特性を切り換えるのに連動して、１２ビットの逆ガンマ補正では下位４ビット、１１ビットの逆ガンマ補正では下位３ビットのように、特性誤差拡散に用いる下位ビットのビット数を切り換える。 - 特許庁

For example, the video encoder or the video decoder uses an intermediate pixel values with a dynamic range (in the unit of bits) wider than a final range to calculate a pixel value at a sub-pixel sample position (e.g. an intermediate value of 16 bits and an output value in 8 bits).例文帳に追加

例えば、ビデオエンコーダまたはビデオデコーダは、最終的な値より広いダイナミックレンジ（ビット単位）を有する中間ピクセル値を使用して、サブピクセルサンプル位置のピクセル値を計算する（例えば、１６ビットの中間値および８ビットの出力値）。 - 特許庁

According to the degrees of effect on the sound quality, the error correction code to be added is adjusted with a relatively large ratio for code bits of high degrees of effect or higher-order bits, while the error correction code to be added is adjusted with a relatively small ratio for bits of low degrees of effect.例文帳に追加

音声品質への影響度に応じて、影響度の高い符号ビットや上位ビットに対しては相対的に多い割合で誤り訂正符号を付加し、低いものには相対的に少ない割合で誤り訂正符号を付加する。 - 特許庁

Suppressing a DC component under limitation of k=7 or 8 is performed by using a encoding table in which an input data word in a unit of 4 bits can be converted to an input data word in a unit of 6 bits with (1, k) RLL rule without using redundant bits.例文帳に追加

冗長ビットを用いること無しに（１、ｋ）ＲＬＬ規則で、ｋ＝７あるいは８の制限下におけるＤＣ成分の抑圧を、４ビット単位の入力データ語を６ビット単位の入力データ語に変換可能な符号化テーブルを用いて行う。 - 特許庁

The semiconductor integrated circuit has an external bus controller for controlling an external bus to which a plurality of external devices are commonly connected, including an external device whose number of input/ output bits is equal to the number of bits smaller than the number of bits of the external bus.例文帳に追加

本発明は、外部バスのビット数より少ないビット数を入出力ビット数とする外部デバイスを含めた複数の外部デバイスを共通に接続する外部バスをコントロールする外部バスコントローラを搭載した半導体集積回路に関する。 - 特許庁

The communication device 1 on the transmission side places data having a plurality of bits in one clock period, and transmits a plurality of data groups having at least continuous two bits among the plurality of bits as the same data to the communication device 4 on the reception side.例文帳に追加

送信側の通信装置１は、１クロック周期の中に複数ビットのデータを入れ込み、その際、前記複数ビットの内少なくとも連続する２ビットを同一データとして持つ複数のデータ群として前記受信側の通信装置４送信する。 - 特許庁

To provide an AIS (Alarm Indication Signal) detection circuit which has a small circuit scale and is flexibly applied to an optional AIS condition by detecting an AIS when m bits of an input signal are continuously "1" and permitting errors of n bits in the m bits.例文帳に追加

入力信号がｍビット連続して「１」であるとき、ＡＩＳ検出とし且つｍビット中ｎビットの誤りを許容する、回路規模が小さく且つ任意のＡＩＳ検出条件に柔軟に適用できるＡＩＳ検出回路を提供すること。 - 特許庁

In a 1st step 11, four bits as an element of a 16×16 matrix table specified with a row number which is the high-order four bits of an 8-bit input bit array and a column number which is the low-order four bits are outputted.例文帳に追加

第１ステップ１１においては、８ビットの入力ビット列の上位４ビットを行番号、下位４ビットを列番号として、これら行番号と列番号で指定される１６×１６行列テーブルの要素である４ビットを出力する。 - 特許庁

The tag storage part stores: refill bits (R) for indicating whether a line is being refilled; dirty bits (D0, D1, D2, and D3) indicating whether data for each word is dirty; and tag bits (Tag) indicating an address in a main storage for the data stored on a line.例文帳に追加

タグ格納部は、ラインがリフィル中であるか否かを示すリフィルビット(R)と、ワード毎にワードにおけるデータがダーティであるか否かを示すダーティビット(D0,D1,D2,D3)と、ラインに格納されたデータの主記憶におけるアドレスを示すタグビット(Tag)を格納している。 - 特許庁

The tag can include pre-programmed memory bits (e.g., bits the value of which is programmed by printing), or alternatively, memory bits formed by conventional photolithography, but having connections made using printing technology to form the identifier.例文帳に追加

タグは、予めプログラムされたメモリビット（例えば、その値が印刷によってプログラムされたビット）、或いは、旧来のフォトリソグラフィによって形成され、識別子を形成するために印刷技術を用いて作られた接続を有するメモリビットを含むことが可能である。 - 特許庁

The encoding apparatus converts an audio signal in the time domain to an audio signal in the frequency domain and quantizes the audio signal, counts the number of data bits to obtain the number of available bits per layer, and modifies the number of available bits per layer considering the size of ancillary information.例文帳に追加

符号化装置では、時間領域のオーディオ信号を周波数領域信号に変えて量子化してデータビット数をカウントし、階層当りの可用ビット数を求め、付加情報の大きさを考慮して階層当りの可用ビット数を修正する。 - 特許庁

A subcarrier to map parity bits among a systematic bit (S) and parity bits (P_1, P_2) created by encoding transmitted bits (encoding rate R=1/3) is defined as a transmission cancel candidate, and a subcarrier not to be transmitted is selected out of the candidates.例文帳に追加

送信ビットを符号化（符号化率Ｒ＝１／３）することによって作成されるシステマチックビット（Ｓ）とパリティビット（Ｐ_１、Ｐ_２）のうち、パリティビットがマッピングされるサブキャリアを送信キャンセル候補とし、それらの候補の中から送信を行わないサブキャリアを選択する。 - 特許庁

However, a symbol including a redundant bit is set so as to make a symbol value to be the maximum or minimum value among possible four values, and respective bits of the encoded sound data become a value "0" when the bits show the nonexistence of a component corresponding to the bits.例文帳に追加

ただし、冗長なビットを含むシンボルは、シンボル値が、とり得る４値の最大値又は最小値となるように設定され、また、符号化された音声データの各々のビットは、当該ビットに対応する成分の不存在を示すとき、値“０”をとる。 - 特許庁

General data having 16 bit length and a high speed non-requirement instruction code are added with parity 5 bits, and a high speed requirement instruction code having 12 bit length is added with parity 9 bits in the form of "4+parity 3 bits"×3, and stored in a built-in memory 2.例文帳に追加

１６ビット長を持つ一般データおよび高速不要命令コードにはパリティ５ビットを付加し、１２ビット長を持つ高速要命令コードには「４＋パリティ３ビット」×３の形式で都合パリティ９ビットを付加して内蔵メモリ２に格納する。 - 特許庁

Transmission data composed of A+B-bits are a plurality of division data which have respectively A-C-bits or below, and identification information composed of C-bits or below is added to each of the plurality of division data to form input data of the PSC which is synchronized with the clock.例文帳に追加

Ａ＋Ｂビットからなる送信データを、それぞれがＡ−Ｃビット以下にされる複数の分割データとし、複数の分割データのそれぞれにＣビット以下からなる識別情報を付加してクロックに同期したＰＳＣの入力データを形成する。 - 特許庁

A soft decision Viterbi decoder 6 gathers state transitions corresponding to a plurality of code words by using the least common multiple of the number of bits of code words and the number of bits of sub symbols for the number of bits of the processing unit and uses amplitude information of the sub symbols to carry out soft decision Viterbi decoding.例文帳に追加

軟判定ビタビ復号器５で、符号語のビット数とサブシンボルのビット数の最小公倍数を処理単位ビット数として、複数符号語に対応する状態遷移をまとめて、サブシンボルの振幅情報を使って軟判定ビタビ復号する。 - 特許庁

When there is a received error in any block after second one, waiting time 51 until the transmission end of data blocks is calculated as (number of bits in bit synchronizing signal + number of bits in frame synchronizing signal 2 + number M of bits in data block) × (number of remaining non-received blocks).例文帳に追加

２ブロックめ以降で受信誤りがあれば、データブロックが送信終了までの待ち時間５１は、（ビット同期信号のビット数＋フレーム同期信号２のビット数＋データブロックのビット数Ｍ）×（受信できなかった残りブロック数）と算出する。 - 特許庁

ID vectors as prescribed information representing the names, addresses, etc., of respective entities are generated as L-dimensional binary vectors and divided into J ID divided vectors Iej (j=1, 2,..., J) by block size M1 bits, M2 bits,..., and MJ bits.例文帳に追加

複数設けられた各センタ１は、各エンティティの特定情報（ＩＤ情報）を分割した分割ベクトルと、分割ベクトル内の各成分毎に相異ならせて設定した個人秘密乱数とを利用して、各エンティティ固有の秘密鍵を生成して配布する。 - 特許庁

This method writes and reads a periodic pattern containing di-bits and isolated bits and a periodic pattern containing only isolated bits while synchronizing with the revolution of a magnetic disk, then frequency analyzes each reproduced wave shape by making their phases match each other to obtain odd harmonics components.例文帳に追加

ダイビットおよび孤立ビットを含む周期パターンと孤立ビットのみの周期パターンとを磁気ディスクの回転に同期して読み書きし、位相が一致した状態でそれぞれの再生波形を周波数解析し奇数次高調波成分を求める。 - 特許庁

The encryption key is configured by using unused bits in the data to be encrypted.例文帳に追加

暗号化キーは、暗号化されるデータにおける未使用ビットを用いて構成する。 - 特許庁

An 8-bit signal related to the brightness among picture signals stored in a picture memory 51 is divided into higher order 4-bits and lower order 4-bits by a signal divider 52.例文帳に追加

画像メモリ５１に蓄積されている画像信号のうちの輝度に関する８ビットの信号は、信号分割器５２により上位４ビット、下位４ビットに分割される。 - 特許庁

To improve constraints on low power consumption dependent on the number of bits of display data.例文帳に追加

表示データのビット数に依存した低消費電力化の制約を改善する。 - 特許庁

In the counter 2, bits are successively counted up from a least significant bit as bit 0/bit 1/ and so forth.例文帳に追加

カウンタ２では、ビットが、最下位から順にビット０／ビット１／…と、カウントアップされる。 - 特許庁

To provide a counter in which a delay time from a clock to a change in bits of a count value is reduced even when there are a number of bits of the count value, and power consumption is reduced.例文帳に追加

カウント値のビット数が多い場合でも、クロックからカウント値の各ビットの変化までの遅延時間が少なく、かつ、消費電力が低減されたカウンタを提供する。 - 特許庁

A dividing means 18 divides the data after the addition by a divisor which is less than the number of times of scanning using the bits larger than the number of output bits of the A/D converter 14.例文帳に追加

除算手段１８は、Ａ／Ｄ変換器１４の出力ビット数以上のビット数を用いて、加算後のデータを所定回数未満の数である除数で除算する。 - 特許庁

A check sum 15 includes a space of bits of the number correspond to the bits of each data slice and each bit of each of the data slice has a position in the order of the bit.例文帳に追加

チェックサム１５は、データスライスそれぞれにおけるビット数に対応するビット数の空間を含み、該各データスライスにおける各ビットはビットの順序における位置を有している。 - 特許庁

The application data generation part generates application data having types smaller than the predetermined types and each having a number of bits larger than the predetermined number of bits based on the basic application data.例文帳に追加

印加データ生成部は、基印加データに基づいて、所定種類よりも少ない種類であって所定ビット数よりも多いビット数の印加データを生成する。 - 特許庁

A subtractor section 24 applies subtraction processing to the delayed 8-bit input signal Si and the low frequency component rounded to 10-bits to obtain a high frequency component in (s+10) bits.例文帳に追加

減算部２４は、遅延された８ビットの入力信号Ｓｉと、１０ビットに丸められた低周波成分を減算して（ｓ＋１０）ビットの高周波成分を得る。 - 特許庁

The D/A converter is provided with a decoder 2 that receives a digital signal input IN in a 1st number of bits, divides the 1st number of the bits into a 2nd number of bit groups.例文帳に追加

Ｄ／Ａ変換器は、第１の数のビットから成るデジタル信号入力ＩＮを受けて第１の数のビットを分割して第２の数のビット・グループにするデコーダ２を備える。 - 特許庁

A value obtained by replacing upper 8 bits of a 16 bit value extracted from a random number generation circuit 42 with lower 8 bits is acquired as a random number for the internal lottery.例文帳に追加

乱数発生回路４２から抽出した１６ビットの値の上位８ビットと下位８ビットとを入れ替えた値を内部抽選用の乱数として取得する。 - 特許庁

To more efficiently process an OSD (On Screen Display) data when a data bus width of a frame memory is 16 bits or 32 bits.例文帳に追加

フレームメモリのデータバス幅が１６ビットまたは３２ビットの場合にＯＳＤデータをより効率的に処理することが可能なＯＳＤデータ処理システム等を提供すること。 - 特許庁

To provide a computing element for detecting actually necessary bits for operation execution and performing operation only for the number of necessary bits, and to provide a communication apparatus which includes the computing element.例文帳に追加

演算実行時に実際に必要なビットを検出し、必要なビット数分のみの演算を行う演算器およびこの演算器を有する通信装置を提供すること。 - 特許庁

To enable speed conversion, even when M/N has a fractional part if the number of bits of an unconverted input signal is defined as M and the number of bits of a converted output signal is defined as N.例文帳に追加

変換前入力信号のビット数をＭ、変換後出力信号のビット数をＮとした時、Ｍ／Ｎが小数部を持つ場合でも速度変換をできるようにする。 - 特許庁

Statuses of each stack and a queue are reflected in the bits in the multi-bit registers.例文帳に追加

各スタックと待ち行列の状態は、複数ビットレジスタ中のビットに反映される。 - 特許庁

Moreover, the forward link and reverse link confirmation signals can each include a larger number of CRC bits than the number of CRC bits included in the completion signal.例文帳に追加

さらに、順方向リンク確認信号および逆方向リンク確認信号はおのおの、完了信号に含まれるＣＲＣビットの数よりも多いＣＲＣビットを含みうる。 - 特許庁

In order to write and maintain multi-gradation data consisting of a plurality of weighted bits, at least one field is divided into a plurality of sub-fields corresponding to a plurality of the bits.例文帳に追加

重み付けされた複数ビットからなる多階調データを書き込み維持する為、複数ビットに対応して少くとも一フィールドを複数のサブフィールドに分割する。 - 特許庁

To provide a semiconductor storage device which is capable of 2 bits operation and is easy for miniaturizing.例文帳に追加

２ビット動作が可能で、微細化が容易な半導体記憶装置を提供する。 - 特許庁