| 例文 |
byte errorの部分一致の例文一覧と使い方
該当件数 : 55件
IN-BYTE PLURAL SPOTTY BYTE ERROR CORRECTION/DETECTION METHOD AND DEVICE LIMITING ERROR BYTE NUMBER例文帳に追加
誤りバイト数を制限したバイト内複数スポッティバイト誤り訂正・検出方法及び装置 - 特許庁
IN-BYTE PLURAL SPOTTY BYTE ERROR CORRECTION/DETECTION METHOD AND ITS DEVICE例文帳に追加
バイト内複数スポッティバイト誤り訂正・検出方法及び装置 - 特許庁
METHOD AND APPARATUS FOR CORRECTING AND DETECTING BYTE ERROR例文帳に追加
バイト誤り訂正・検出方法及び装置 - 特許庁
PATTERN GENERATING METHOD FOR BURST ERROR AND DETECTION /CORRECTION APPARATUS FOR BURST ERROR AND BYTE ERROR例文帳に追加
バースト誤りパターン生成方法及びバーストおよびバイト誤り検出・訂正装置 - 特許庁
The 13 bytes are four stuff bytes, one signaling byte, one parity compensation byte, one stuff control byte, a three-byte pointer and three byte for error protection by a Hamming code.例文帳に追加
これらの13バイトは、4つのスタッフバイト、1つのシグナリングバイト、1つのパリティ補償バイト、1つのスタッフ制御バイト、3バイトのポインタ、およびハミングコードによるエラー保護のための3バイトである。 - 特許庁
A defective byte position detection section 12 obtains the position information of a read error occurrence position as the byte-from index (BFI) information of a defective byte, and stores the information in a defective byte position information storage section 13.例文帳に追加
欠陥バイト位置検出部12は,リードエラー発生位置の位置情報を欠陥バイトのバイトフロムインデックス(BFI)情報として取得し,欠陥バイト位置情報記憶部13に記憶する。 - 特許庁
In each sync block, a Reed-Solomon code as an error correction internal code is composed of 3-byte ID, 96-byte main data, and 10-byte parity C1.例文帳に追加
シンクブロックにおいては、3バイトのID、96バイトのメインデータ、10バイトのパリティC1により誤り訂正内符号としてのリードソロモン符号が構成される。 - 特許庁
In an error correction detecting circuit to/from which information data of an EEPROM is inputted/outputted, the device is provided with a byte length expanding circuit 15 converting information data of (m) pieces being that one byte is (b) bits to information data being that one byte is mb bits, and a byte error correcting circuit 16 correcting byte error of mb bits constitution from an output of the byte length expanding circuit 15.例文帳に追加
EEPROMの情報データを連続的に入出力する誤り訂正検出回路において、1バイトがbビットであるm個の情報データを1バイトがmbビットである1個の情報データに変換するバイト長拡大回路15と、このバイト長拡大回路15の出力からmbビット構成のバイト誤りを訂正するバイト誤り訂正回路16とを備えた。 - 特許庁
By repeating this procedure from the error bit position in the error byte position to the LSB, a corrected syndrome SC is obtained.例文帳に追加
これを誤りバイト位置における誤りビット位置からLSBまで繰り返して補正シンドロームSCを得る。 - 特許庁
A CRC(circular redundancy check) error judgment circuit 28 judges presence/absence of a header CRC error and presence/absence of a data CRC error, according to the extracted byte data and byte location, and a header CRC error counter 29 measures the number of header CRC error occurrence, and a data CRC error counter 30 measures the number of data CRC error occurrence.例文帳に追加
CRCエラー判定回路28は抽出されたバイトデータとバイト位置から、ヘッダCRCエラーの有無とデータCRCエラーの有無を判定し、ヘッダCRCエラーカウンタ29がヘッダCRCエラーの発生回数を計測し、データCRCエラーカウンタ30がデータCRCエラーの発生回数を計測する。 - 特許庁
a novel approach for designing byte error-correcting codes using cellular automata (CA) 例文帳に追加
セル構造オートマトン(CA)を使ったバイト誤り訂正符号を設計するための新しいアプローチ - コンピューター用語辞典
The vanishing position calculation circuit 121 estimates an error byte position and the number of error byte pieces from the syndrome, and specifies decode operation of an RS decoder 122 to either one among error correction, vanishing correction and a corrective operation stop, according to large/small of the number of estimated error pieces.例文帳に追加
消失位置計算回路121はシンドロームから誤りバイト位置と誤りバイト個数を推定し、推定誤り個数の大小に応じRS復号器122の復号動作を誤り訂正、消失訂正、訂正動作停止のいずれかに指定する。 - 特許庁
The node A adds a byte for error monitoring, included in the specified part to a parity arithmetic result of the data from the client 3 and maps the result as a byte for error monitoring.例文帳に追加
ノードAは所定部分に含まれる誤り監視用バイトについては、それをクライアント3からのデータのパリティ演算結果と加算し、その結果を誤り監視用バイトとしてマッピングする。 - 特許庁
Next, data such as error memory data are updated for each byte on the RAM by the CPU (step S132).例文帳に追加
CPU2がエラーメモリデータ等のデータをRAM4上で1バイトごとに更新する(ステップS132)。 - 特許庁
To the other byte positions, the positional information of disappearance is set, of which the error correcting sequence is at the same byte position as the preceding code column.例文帳に追加
それ以外のByte位置に対しては、誤り訂正順序が前の符号列の同じByte位置の消失位置情報を設定する。 - 特許庁
An error correction data adding section arranges recorded data including user data in a data byte matrix of M rows and N columns, and adds error correction data of P-byte to at least each column to generate data blocks.例文帳に追加
誤り訂正データ付加部は、ユーザデータを含む記録データをM行N列のデータバイト行列に配列し、少なくとも各々の列に対してPバイトの誤り訂正データを付加してデータブロックを生成する。 - 特許庁
To lessen overwriting by redundant byte by reducing the redundancy byte to be added more than needed and adding the least required redundant byte satisfying a target error rate with a magnetic recording and reproducing device.例文帳に追加
磁気記録再生装置において、必要以上に付加される冗長バイトを削減し、目標のエラーレートを満たす必要最小限の冗長バイトを付加することで、冗長バイトによるオーバーライトを削減すること。 - 特許庁
Next, the coding in the row direction of this arrangement is performed by a first ECC using a 4-fold error correction RS code whose redundant byte count is an 8 byte, for example.例文帳に追加
次に、この配列の行方向に、例えば冗長バイト数が8バイトである4重誤り訂正RS符号を用いた第1のECCで符号化を行う。 - 特許庁
To provide an error rate measuring apparatus for obtaining an error rate in an ECC block by error correction coding using byte data arranged only one-dimensionally.例文帳に追加
1次元のみに配置されたバイトデータを用いた誤り訂正符号化によるECCブロックにおいても、エラーレートを得ることを可能にするエラーレート測定装置の提供を目的とする。 - 特許庁
The node C adds the byte for error monitoring, mapped to the unused part to the parity arithmetic result of the data to be outputted to the client 7, and puts the result as the byte for error monitoring back to the original position in the overhead.例文帳に追加
ノードCは、未使用部分にマッピングされた誤り監視用バイトをクライアント7へ出力するデータのパリティ演算結果と加算し、その結果を誤り監視用バイトとしてオーバヘッド内の元の位置に戻すようにしている。 - 特許庁
A micro computer 19 not only corrects errors by the error corrector 17 but also calculates an error rate by using a byte count for completing code error correction, etc., and controls a focus servo of the optical pickup 13 based on the error rate.例文帳に追加
マイクロコンピュータ19は、誤り訂正器17における誤り訂正の外符号誤り訂正完了バイト数などを用いてエラーレートを算出し、当該エラーレートに基づいて、光ピックアップ13のフォーカスサーボを制御する。 - 特許庁
Alternatively, a byte data arrangement order in interleave constitution in the sector is set variably on the basis of periodicity of byte error occurrence distribution, or byte data in the sector is divided into a plurality of blocks and the arrangement order of the blocks is set variably for each sector.例文帳に追加
或いは、バイトエラー発生分布の周期性に基づいて、セクタ内のインターリーブ構成におけるバイトデータ配置順序を可変設定するか、又はセクタ内バイトデータを複数のブロックに分割し、セクタ毎に、上記ブロックの配置順序を可変設定する。 - 特許庁
Data byte errors are detected by a comparator 109, classified by interleaves, and counted by a counter 107 of an error counter 105-4.例文帳に追加
データバイトエラーを比較器109にて検出し、インタリーブ毎のエラーに分類して、エラーカウンター105-4のカウンター107にてそれぞれカウントする。 - 特許庁
By deploying the byte code for the debugging at the same time, when the error is caused, a class call switching part 43 performs switching from a class for the byte code to a class for the debugging without reactivating the application server.例文帳に追加
デバッグ用のバイトコードも同時にデプロイすることにより、エラーが発生した場合に、クラス呼び出し切換え部43はアプリケーションサーバを再起動することなくデバッグ用のクラスに切換えできる。 - 特許庁
When pieces of error bit position information EbP sequentially selected from a register 51 are in error bit positions, a syndrome where the LSB of an error byte position is an error bit position is output from a syndrome storage part 52 to be added to an adder 54, and stored in a register 55.例文帳に追加
レジスタ51から順次選択される誤りビット位置情報EbPが誤りビット位置である場合に、誤りバイト位置のLSBが誤りビット位置であるシンドロームがシンドローム格納部52から加算器54に出力され加算されてレジスタ55に格納される。 - 特許庁
Therefore, even if the byte enable value is differed between the primary and secondary buses, the parity error of the secondary bus can be precisely transmitted to the primary bus.例文帳に追加
このため、1次側と2次側のバスで、バイトエネーブルの値が異なっても、2次側バスのパリテイエラーを正しく、1次側バスへ伝達できる。 - 特許庁
For the predetermined 64 pieces of error correction coding words (LDC), the whole coding length is constituted of 248 bytes, and a specified one byte (symbol) among them is replaced with a specified one byte (symbol) of the BMID data string.例文帳に追加
所定の64個の誤り訂正符号語(LDC)は、全符号長が248バイトで構成されているが、そのうちの所定の1バイト(シンボル)が、BMIDデータ列の所定の1つのバイト(シンボル)と置き換えられている。 - 特許庁
An optical transmission managing byte generating section calculates the parity of the signal before the signal is transmitted optically to other node, so that the bit error rate is calculated at a succeeding node and the result is stored in the optical transmission managing byte.例文帳に追加
次のノードでビット誤り率を計算できるように、更に他ノードへ光伝送する前に、それを光伝送管理バイト生成部にて信号のパリティを計算し、その結果を光伝送管理バイトに格納する。 - 特許庁
An address controller 41 controls read and write addresses for a buffer memory 42 in accordance with a control signal so as to equally include an upper order byte being a code word including only a symbol with a low error rate, and a lower order byte being a code word including only a symbol with a high error rate.例文帳に追加
アドレスコントローラ41は、制御信号に基づいて、バッファメモリ42に対する読み出しアドレス又は書き込みアドレスを制御し、誤り率の低いシンボルのみを含む符号語である上位バイトと、誤り率の高いシンボルのみを含む符号語である下位バイトとが均等に含まれるようにする。 - 特許庁
An error correction coder 11 of a terminal station 1 inserts a value subjected to error correction coding calculations to a redundant coded byte and an electro-optic converter 12 transmits the resulting signal.例文帳に追加
端局1では誤り訂正符号化装置11によって誤り訂正符号化計算された値が冗長符号化バイトに挿入され、電気・光変換装置12によって信号が伝送される。 - 特許庁
The parity stored in the transmitted optical transmission management byte is compared with a parity of a received signal to calculate the number of bit errors and a bit error rate.例文帳に追加
伝達されてきた光伝送管理バイトに格納されているパリティと、受信した信号のパリティを比較し、ビット誤り個数、ビット誤り率を算出する。 - 特許庁
A format conversion part 80 maps the cell assembly information (frame data effective byte length, error detection information, etc.), to redundant bits before the position at the time of the celling process.例文帳に追加
フォーマット変換部80が、セル組立情報(フレームデータ有効バイト長、エラー検出情報等)を、セル化した時の位置より前方の冗長ビットにマッピングする。 - 特許庁
In the conversion, when a control signal inputted via a control signal input terminal 162 indicates a normal operation mode, and when an error code is detected from a block for conversion by an error detector 150, the error expansion processing that replaces all the data of 8 byte in the block with an error code /E/ is performed.例文帳に追加
変換に際して、制御信号入力端子162から入力された制御信号が通常動作モードを示し、かつエラー検出部150により変換対象のブロックからエラーコードが検出されたときには、該ブロックの8バイトのデータを全てエラーコード/E/に書き換えるエラー展開処理を行う。 - 特許庁
The second byte of an error command 81 is '55H (01010101B)' set and reset for each bit, so when a display control board accurately receives the error command 81 and displays an error, one can determine that there is no bridging (short circuit) between signal lines through which control commands are transmitted.例文帳に追加
エラーコマンド81の2バイト目は、1ビット置きにセット及びリセットされた「55H(01010101B)」とされているので、表示用制御基板Dがエラーコマンド81を正確に受信してエラー表示をすれば、制御用コマンドを送信する信号線に信号線同士のブリッジ(短絡)がないことを確認することができる。 - 特許庁
To correctly generate an error correction code even when one part bytes of input data are missing at the time of generating an error correction code constituted of circulating codes by processing data by plural byte units in an error correction code generating circuit.例文帳に追加
本発明は、誤り訂正符号生成回路に関し、特に複数バイト単位でデータを処理して巡回符号による誤り訂正符号を生成する場合に適用して、入力データの一部バイトが欠落した場合でも正しく誤り訂正符号を生成することができるようにする。 - 特許庁
To improve a reliability and a byte error rate by increasing a volume of data which can be stored in a tape data storage device and improving writing data speed of data into a data storage medium.例文帳に追加
テープデータ記憶デバイスに記憶できるデータ量を増加させ、データ記憶媒体へのデータの書き込みデータ速度を向上させ、信頼性およびバイトエラーレートを改善させる。 - 特許庁
When neither of the high-order byte and low-order byte of the winning flag storage register is 0 (S902, S903), since it means that a display result to be the winning for both of a bonus and a small role is derived to a variable display device, control to RAM abnormality error processing is performed.例文帳に追加
入賞フラグ格納レジスタの上位バイトと下位バイトの両方ともが0になっていないときには、可変表示装置にボーナスと小役の両方に入賞となる表示結果が導出されてしまっていることになるので、RAM異常エラー処理に制御する。 - 特許庁
The second byte of an error command 81 is defined as "55H(01010101B)" set and reset every other bit, so that, when a display control board D accurately receives the error command 81 to display the error, it is confirmed that there is no bridge (short circuit) in the signal wire for transmitting the control command.例文帳に追加
エラーコマンド81の2バイト目は、1ビット置きにセット及びリセットされた「55H(01010101B)」とされているので、表示用制御基板Dがエラーコマンド81を正確に受信してエラー表示をすれば、制御用コマンドを送信する信号線に信号線同士のブリッジ(短絡)がないことを確認することができる。 - 特許庁
In a device 1 disposed oppositely to the terminal equipment (opposite station) 22, a B2 error inserting section 2 inserts false error information into the B2 byte of an SDH frame signal and transmits it to the opposite station 22 through working and standby system transmission lines 13-16.例文帳に追加
端局装置(対向局)22と対向して配置された装置1において、SDHフレーム信号のB2バイトに、B2エラー挿入部2で擬似エラー情報を挿入して対向局22に現用及び予備系伝送路13〜16を介して送信する。 - 特許庁
The BER(byte error rate) is detected for every recorded sector, and when the detected BER becomes the prescribed threshold or lower, this sector is defined as the OK sector, and when it becomes the threshold or higher, this sector is defined as the NG sector.例文帳に追加
記録したセクタ毎にBER(バイトエラーレート)を検出し、検出したBERが所定の閾値以下となるときにそのセクタをOKセクタとし、閾値以上となるときにそのセクタをNGセクタとする。 - 特許庁
Also, the terminal CPU in the reception state automatically restores 1 byte of at least 1 bit damaged by a parity error by the action of a checksum command within the frame configuring the received data signals.例文帳に追加
また、受信状態の端末CPUは、受信したデータ信号を構成するフレーム内のチェックサムコマンドの作用によって、パリティエラーで破損された少なくとも1のビットの1バイトを自動修復する。 - 特許庁
The event in the XEvent structure must be one of the events defined by the input extension (or a BadValue error results) so that the X server can correctly byte-swapthe contents as necessary.例文帳に追加
X サーバが必要に応じて構造体の内容のバイト交換を正しく行えるよう、XEvent構造体が持つイベントは、入力拡張で定義されているイベントでなくてはならない(そうでない場合には、エラーBadValueとなる)。 - XFree86
To search and separate the line section of a fault place between SDH/SONET transmitters in the case when a signal error can not be detected by a B3-byte check for bus error monitoring about a method for searching a fault section between the SDH/SONET transmitters.例文帳に追加
SDH/SONET伝送装置間の故障区間探索方法に関し、パス誤り監視用のB3バイトのチェックでは信号エラーが検出されない場合に、SDH/SONET伝送装置間における故障箇所の回線区間を探索して切り分けることを可能にする。 - 特許庁
A TS synthesis section 17 of the internal reception unit 12 completely synchronizes received transport streams by referring to a synchronous byte, a PID(Packet Identifier) and a CC value, and selects and outputs a TS packet whose error indicator flag is not set to '1'.例文帳に追加
内部受信ユニット12のTS合成部17では、入力された複数のTSを、同期バイト,PID,CC値を参照して完全に同期させ、エラーインジケータフラグが1となっていないTSパケットを選択して出力する。 - 特許庁
The external code decoding section 6 decodes the data read by the R/W control section 4 by the interleave system in units of slots and executes missing error correction by regarding the byte data to which the flag '1' in a bad reception state corresponds as missing data.例文帳に追加
外符号復号部6は、R/W制御部4がデインタリーブ方式で読み出したデータをスロット単位で復号するが、悪い受信状態のフラグ“1”が対応しているバイトデータを消失データとみなして消失誤り訂正を実行する。 - 特許庁
Thus, since the data of the error correction block are first buffered for the unit of two rows and interleaved while putting four bytes together in place of interleaving for the unit of one byte, and interleaving speed can be accelerated and a memory required for interleaving can be economized.例文帳に追加
本発明によれば、エラー訂正ブロックのデータをまず二行ずつバッファリングし1バイト単位のインターリービングの代りに、4バイトを合わせてインターリービングすることによりインターリービング速度をアップさせ、インターリービングに必要なメモリを節約できる。 - 特許庁
The device 10 previously prepares error detection data byte_-ok, word_-ok for respective received data RD of a byte unit and a word unit and repeats processing for delivering the received data RD and the error detection data byte_-ok, word_-ok to the CPU 21 for each reception of 16-bit data until the end of reception of all data.例文帳に追加
誤り検出装置10は、バイト単位及びワード単位の受信データRDに対して、予め各受信データRDに対する誤り検出データbyte_ok,word_okを用意しておき、16ビット分のデータを受信する毎に、CPU21に対して受信データRDと誤り検出データbyte_ok,word_okとを受け渡す処理を、全データの受信が終了するまで繰り返す。 - 特許庁
Depending on excess and deficiency of the low order group signals for the amount of data which can be stored in a memory for temporarily storing the low order group signals occurring due to speed difference between the low order group signals and the error correction frame, predetermined dummy data or the data of low order group signals is stored in a phase difference absorption byte provided in the error correction frame.例文帳に追加
その際、低次群信号と誤り訂正用フレームとの速度差によって生じる、低次群信号が一時的に格納されるメモリに蓄積可能なデータ量に対する低次群信号の過不足に応じて、誤り訂正用フレーム内に設けた位相差吸収用バイトに所定のダミーデータまたは低次群信号のデータを格納する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright 2001-2004 Python Software Foundation.All rights reserved. Copyright 2000 BeOpen.com.All rights reserved. Copyright 1995-2000 Corporation for National Research Initiatives.All rights reserved. Copyright 1991-1995 Stichting Mathematisch Centrum.All rights reserved. |
| Copyright (C) 1994-2004 The XFree86®Project, Inc. All rights reserved. licence Copyright (C) 1995-1998 The X Japanese Documentation Project. lisence |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
