「c.p.u.」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

The CPU 202 includes a CPU core 203 and an I/F 212, and the CPU core 203 executes the processing of adding an instruction code string executed by the CPU core 203 and the address to a jackpot command and outputting them through the I/F 212.例文帳に追加

ＣＰＵ２０２は、ＣＰＵコア２０３、Ｉ／Ｆ２１２を備え、ＣＰＵコア２０３は、Ｉ／Ｆ２１２を介して、ＣＰＵコア２０３が実行する命令コード列およびそのアドレスを大当たりコマンドに付加して出力する処理を実行する。 - 特許庁

INFORMATION PROCESSOR AND CPU UNIT例文帳に追加

情報処理装置、ならびにＣＰＵユニット - 特許庁

A multifunction printer 10 includes a CPU(A) 11 (main CPU) for starting the multifunction printer 10, and controlling operation of the multifunction printer 10, and a CPU(B) 12 (sub CPU) for monitoring operation by the CPU(A) 11, setting a program corresponding to a monitoring result so as to be executed by the CPU(A) 11 after restart, and restarting the CPU(A) 11.例文帳に追加

複合機１０は、当該複合機１０を起動し当該複合機１０の動作を制御するＣＰＵ（Ａ）１１（メインＣＰＵ）と、ＣＰＵ（Ａ）１１による動作を監視し、この監視結果に応じたプログラムを再起動後のＣＰＵ（Ａ）１１が実行するように設定してＣＰＵ（Ａ）１１を再起動させるＣＰＵ（Ｂ）１２（サブＣＰＵ）とを備える。 - 特許庁

A CPU updates a CPU candidate table weighted of each CPU based on a load situation of each CPU transmitted from a plurality of the other CPUs and an evaluation value when executing a new execution process, determines an optimum CPU optimum to make the new execution process be executed based on the updated CPU candidate table, and makes the optimum CPU execute processing.例文帳に追加

ＣＰＵが、複数の他のＣＰＵから送信された各ＣＰＵの負荷状況と新規実行プロセスを実行した場合の評価値とを基に各ＣＰＵ毎の重み付けがされたＣＰＵ候補テーブルを更新し、この更新ＣＰＵ候補テーブルを基に前記新規実行プロセスを実行させるのに最も適した最適ＣＰＵを決定し、この最適ＣＰＵに処理を実行させる。 - 特許庁

The CPU is provided with a CPU side signal line for respectively connecting a CPU side storage device, an OSD device and an OSD side storage device and a switch means for disconnecting the OSD device and the OSD side storage device from the CPU side signal line when the CPU is to erase or to rewrite the stored contents in the CPU side storage device through the CPU side signal line.例文帳に追加

ＣＰＵにＣＰＵ側記憶装置、ＯＳＤ装置、及びＯＳＤ側記憶装置を各々接続するＣＰＵ側信号線と、ＣＰＵ側信号線を介してＣＰＵがＣＰＵ側記憶装置の記憶内容を消去又は書き換えを行う際に、ＯＳＤ装置及びＯＳＤ側記憶装置をＣＰＵ側信号線から切り離すスイッチ手段とを備えた。 - 特許庁

When a CPU 8 is mounted on a CPU socket 2 soldered to a printed circuit board 1 by BGA and a heat sink 9 of the CPU 8 is screwed to the printed circuit board 1 while sandwiching the CPU socket 2 and the CPU 8, pressure sensors 4a, 4b detect pressure applied to a BGA solder ball 3.例文帳に追加

ＢＧＡによりプリント基板１にハンダ付けされたＣＰＵソケット２にＣＰＵ８を実装し、ＣＰＵソケット２及びＣＰＵ８を間に挟んで、ＣＰＵ８のヒートシンク９をプリント基板１にネジ止めする際に、圧力センサ４ａ，４ｂが、ＢＧＡのハンダボール３に加わる圧力を検知する。 - 特許庁

A determination voltage for discriminating the sub-CPU 42 from the backup CPU 43 is provided for the respective determination ports 67, 67 from a board, and which of the sub-CPU 42 and the backup CPU 43 the CPU is used for is determined based on the determination voltage.例文帳に追加

基板からは、サブＣＰＵ４２およびバックアップＣＰＵ４３を判別するための判別電圧をそれぞれの判別ポート６７，６７に与え、この判別電圧に基づいてサブＣＰＵ４２およびバックアップＣＰＵ４３のどちらとして用いられるかを決定する。 - 特許庁

A backup CPU 3 having the fail-safe control function in abnormality of a main CPU 2 is arranged in an upper side of the main CPU 2 in a controller for a vehicle wherein the control circuit board 1 having the main CPU 2 and the backup CPU 3 is arranged in the vicinity of a floor inside a cabin.例文帳に追加

メインＣＰＵ（２）およびバックアップＣＰＵ（３）を有する制御回路基板（１）が車室内のフロア近傍に配設される車両用制御装置であって、メインＣＰＵ（２）の異常時のフェールセーフ制御機能を有するバックアップＣＰＵ（３）が、メインＣＰＵ（２）より上方に配置されている。 - 特許庁

The COM CPU 16 or the MEM CPU 19 records the coded data in a large-capacity material recording apparatus connected to the COM CPU 16 or the MEM CPU 19 in a file form in accordance with a recording indication from a MAIN CPU 14.例文帳に追加

ＣＯＭ ＣＰＵ１６またはＭＥＭ ＣＰＵ１９は、ＭＡＩＮ ＣＰＵ１４からの収録指示に応じて、符号化データをＣＯＭ ＣＰＵ１６またはＭＥＭ ＣＰＵ１９に接続される大容量素材記録装置にファイル形式で収録する。 - 特許庁

The second CPU 262 is provided with a second reset executing means for supplying a reset signal to the first CPU 272 at the time of detecting the abnormality of the first CPU 272 without supplying any reset signal to the first CPU 272 when the second CPU 262 is reset in the first reset phenomenon.例文帳に追加

第２のＣＰＵ２６２は、第１のリセット事象において第２のＣＰＵ２６２がリセットされたときには第１のＣＰＵ２７２にリセット信号を供給せず、第１のＣＰＵ２７２の異常を検出したときに第１のＣＰＵ２７２にリセット信号を供給する第２のリセット実行手段を有している。 - 特許庁

A CPU for controlling reading of the HDD 1 and a CPU for decoding AV data read from the HDD 1 are used in common, and the memory 6 for temporarily storing the AV data read from the HDD 1 is utilized also for storing decoded AV data to reduce the number of CPUs and memories.例文帳に追加

HDD１の読み出し制御用のCPUとHDD１から読み出したAVデータのデコード処理用のCPUとを共通化し、HDD１から読み出したAVデータを一時的に格納するメモリ６を、デコード後のAVデータを格納するためにも利用し、CPUとメモリの数を減らす。 - 特許庁

When the controlling CPU is interrupted after the pre-determined time has passed as determined by that CPU's clock source, the controlling CPU sends a signal to the monitoring CPU and the monitoring CPU verifies that the perceived time is within an expected range.例文帳に追加

制御側ＣＰＵがＣＰＵのクロックソースによって判断される所定の時間経過後に割り込まれると、制御側ＣＰＵが監視側ＣＰＵに信号を送り、監視側ＣＰＵは感知された時間が期待される範囲にあるかを検証する。 - 特許庁

The PCI-EXPRESS end point controller 201 receives, on behalf of the engine, an access from the CPU connected through the chipset to the engine or option through a controller ASIC, and inhibits a reference by the CPU to a resource connected to the ASIC controller.例文帳に追加

PCI−EXPRESSエンドポイントコントローラ201は、CPUからチップセットを介して接続されているCPUからのコントローラASICを介したエンジン、オプションに対するアクセスを代理で受け付け、コントローラASICに接続されるリソースに対するCPUの参照を抑止する。 - 特許庁

When no answer is obtained from the opponent CPU within a prescribed time and the operating conditions of the CPU 1 and the CPU 2 become an unrealizable combination, both the CPU 1 and CPU 2 are reset.例文帳に追加

制御用ＣＰＵ１と楽曲再生用ＣＰＵ２は、所定時間内に相手ＣＰＵから応答がなかったとき、制御用ＣＰＵ１と楽曲再生用ＣＰＵ２の動作状態があり得ない組み合わせとなったとき、制御用ＣＰＵ１と楽曲再生用ＣＰＵ２双方をリセットする。 - 特許庁

A scheduling data setting section 10 sets the allocation time (a second CPU time) of the physical CPU 21 for second processing (CPU bound) sufficiently longer than the allocation time (a first CPU time) of the physical CPU 21 for first processing (IO bound).例文帳に追加

スケジューリングデータ設定部１０は、第１の処理（ＩＯバウンド）用の物理ＣＰＵ２１の割り当てる時間（第１のＣＰＵ時間）よりも、第２の処理（ＣＰＵバウンド）用の物理ＣＰＵ２１の割り当て時間（第２のＣＰＵ時間）を、十分に長く設定する。 - 特許庁

From a substrate, verification voltages for verifying the sub CPU 42 and the backup CPU 43 are imparted to the respective verification ports 67 and 67 so that a determination is made as to whether the CPU is used as the sub CPU 42 or the backup CPU 43 according to the verification voltages.例文帳に追加

基板からは、サブＣＰＵ４２およびバックアップＣＰＵ４３を判別するための判別電圧をそれぞれの判別ポート６７，６７に与え、この判別電圧に基づいてサブＣＰＵ４２およびバックアップＣＰＵ４３のどちらとして用いられるかを決定する。 - 特許庁

A sub-CPU 6 when not receiving an answer signal from a main CPU 7 within a predetermined prescribed time (S401) judges that trouble occurs to the main CPU 7 and sends a reset signal to the main CPU to restart the main CPU 7.例文帳に追加

サブＣＰＵ６は、メインＣＰＵ７からの応答信号をあらかじめ定めた規定時間内に受信しない場合には（Ｓ４０１）、メインＣＰＵ７に障害が発生したと判断し、メインＣＰＵに対してリセット信号を送信し（Ｓ４０２）、メインＣＰＵ７を再起動させる。 - 特許庁

In the master CPU and the slave CPU that are cascadingly connected to each other, in order to calculate a clock frequency (or period) of the oscillation circuit on the target CPU side, a predetermined time transmitted from the other CPU connected to the target CPU is counted by the clock signal of the target CPU.例文帳に追加

カスケード接続されるマスターＣＰＵおよびスレーブＣＰＵにおいて、対象とするＣＰＵ側の発振回路のクロック周波数（又は周期）の算出において、対象ＣＰＵに接続された他のＣＰＵから送られた予め決められた所定時間を、その対象ＣＰＵのクロック信号でカウントする。 - 特許庁

Even when operation by the CPU(A) 11 becomes abnormal, and the CPU(A) 11 cannot diagnose or restore the abnormal conditions by itself (the program becomes out of control), the CPU(B) 12 sets the program corresponding to the monitoring result of the operation by the CPU(A) 11, and restarts the CPU(A) 11 to make the CPU(A) 11 execute the program.例文帳に追加

ＣＰＵ（Ａ）１１による動作が異常となり、ＣＰＵ（Ａ）１１自身がその異常の診断や修復を行えない状態（プログラムの暴走状態）になっても、ＣＰＵ（Ｂ）１２は、ＣＰＵ（Ａ）１１による動作の監視結果に応じたプログラムを設定しＣＰＵ（Ａ）１１を再起動させて、ＣＰＵ（Ａ）１１にそのプログラムを実行させることができる。 - 特許庁

To provide a game machine capable of changing control contents in a main CPU corresponding to control contents in a sub CPU, in the game machine which is provided with the main CPU for determining a winning and the sub CPU for executing various performances, and for which the transmission direction of information is limited to one direction from the main CPU to the sub CPU.例文帳に追加

入賞判定を行うメインＣＰＵと、種々の演出を実行するサブＣＰＵとを備え、情報の送信方向をメインＣＰＵからサブＣＰＵへの一方向に限定した遊技機において、サブＣＰＵでの制御内容に応じてメインＣＰＵでの制御内容を変えることが可能な遊技機を提供する。 - 特許庁

The method uses: collectable CPU performance information and a CPU performance information collecting program for collecting the information by using a 'hardware monitoring' function and the hardware monitor; processing performance information collectable by a processing program; and calculation processing for calculating the number of dynamic steps or performance analysis information such as a unit time for processing from the CPU performance information and the processing performance information.例文帳に追加

「ハードウェアモニタ」機能と、該ハードウェアモニタを用いて採取可能なCPU性能情報及び該情報を採取するCPU性能情報採取プログラムと、処理プログラムによって採取可能な処理性能情報と、CPU性能情報と処理性能情報からダイナミックステップ数あるいは単位処理時間等の性能解析情報を算出する算出処理とを用いる。 - 特許庁

This information processor is composed of the CPU having a field for designating an operation mode of the CPU in a command format of the CPU, and having a structure capable of dynamically changing the operation mode of the CPU when the CPU interprets a command of this form, and the software for forming a command train for sufficiently extracting the function of this CPU.例文帳に追加

ＣＰＵの命令フォーマット内に、ＣＰＵの動作モードを指定するフィールドを持ち、ＣＰＵがこの形式の命令を解釈した時点で、動的にＣＰＵの動作モードを変更できる構造を持ったＣＰＵとこのＣＰＵの機能を十分に引き出すための命令列を生成するソフトウェアから成る。 - 特許庁

The integrated circuit device 10 having the network function comprises a functioning first CPU 20, a second CPU 30, control channels 50-1 and 50-2 for performing communications between the first CPU and the second CPU, and a clock controller 40 for controlling change or the like of frequency of the clock supplied to the first CPU and the second CPU.例文帳に追加

ネットワーク機能を有する集積回路装置１０であって、機能する第１のＣＰＵ２０と、第２のＣＰＵ３０と、第１のＣＰＵと第２のＣＰＵの通信を行う制御チャネル５０−１５０−２と、第１のＣＰＵ及び第２のＣＰＵに供給するクロックの周波数の変更等を制御クロックコントローラ４０とを含む。 - 特許庁

To quickly restore desired state access when a register value holding the number of state accesses changes in the middle of operation in a CPU interface circuit equipped with a register for storing the number of state accesses in the CPU interface circuit, and configured to correspond to a plurality of state accesses from a CPU according to the set value of the register.例文帳に追加

CPUインターフェース回路内にステートアクセス数を保持したレジスタを持ち、レジスタの設定値によりCPUからの複数のステートアクセスに対応したCPUインターフェース回路において、動作途中にステートアクセス数を保持したレジスタ値が変化してしまった場合、速やかに所望のステートアクセスに復帰することを課題とする。 - 特許庁

A standby CPU board is connected as a peripheral device to a current CPU board with an existing peripheral bus, and the current CPU board is operated in the system mode and the standby CPU board is operated in the peripheral mode to realize direct memory access from the standby CPU board to the main storage of the current CPU board.例文帳に追加

予備系ＣＰＵボードを現用系ＣＰＵボードに既存のペリフェラルバスにより周辺機器として接続し、現用系ＣＰＵボートをシステムモードとし、予備系ＣＰＵボードをペリフェラルモードとして動作させることで、予備系ＣＰＵボードから現用系ＣＰＵボードの主記憶へのダイレクトメモリアクセスを可能にする。 - 特許庁

A CPU monitoring means 122 of the OS 111 monitors a CPU load state, transmits the unused CPU usable events to the applications 112 when a CPU load falls to equal to or below a first threshold and transmits the unused CPU use cancellation events to the applications 112 when the CPU load rises to equal to or more than a second threshold which is larger than the first threshold.例文帳に追加

ＯＳ１１１のＣＰＵ監視手段１２２は、ＣＰＵ負荷状況を監視し、第１の閾値以下にＣＰＵ負荷が低下した際にアプリケーション１１２に対し遊休ＣＰＵ利用可能イベントを送信し、前記第１の閾値より大きな第２の閾値以上にＣＰＵ負荷が上昇した際にアプリケーション１１２に対して遊休ＣＰＵ利用キャンセルイベントを送信する。 - 特許庁

When the total count of readouts by the CPU 2 is less than the total count of readouts by the CPU 4, the FIFO readout circuit 20 reads out data from a corresponding address position in a DPRAM 30 and outputs it to the CPU 2 because the data corresponding to the readout request made by the CPU 2 to the FIFO circuit 12 has already been transmitted to the CPU 4 and written to the DPRAM 30 for the CPU 2.例文帳に追加

ＣＰＵ２による総読出回数がＣＰＵ４による総読出回数よりも小さい場合、ＣＰＵ２によるＦＩＦＯ回路１２に対する読出要求に対応するデータは、すでにＣＰＵ４に送出されているとともにＣＰＵ２用のＤＰＲＡＭ３０に書き込まれているので、ＦＩＦＯ読出回路２０は、ＤＰＲＡＭ３０の該当アドレス位置からデータを読出してＣＰＵ２に出力する。 - 特許庁

To enable a CPU for display control to report failure in a main CPU when the failure occurs in the main CPU, in an image processing device which has the main CPU and the CPU for display control for controlling a display unit according to an instruction from the CPU.例文帳に追加

メインＣＰＵと、メインＣＰＵからの指示に従って表示部の表示を制御する表示制御用ＣＰＵを備える画像処理装置においては、メインＣＰＵに異常が発生した場合、メインＣＰＵに従属する表示制御用ＣＰＵはメインＣＰＵをリセットしてメインＣＰＵの異常を解消させることができない。 - 特許庁

This microcomputer is provided with a 2nd CPU 2 separately having a bus for a program and a bus for data apart from a 1st CPU 1, separates the buses (IDB and IAB) used by the 1st CPU from the buses (DTAB and DTDB) on which the 2nd CPU reads instructions and parallelly enables the 1st CPU to use the buses and the 2 CPU to read the instructions.例文帳に追加

第１のＣＰＵ（１）の他に、プログラム用のバスとデータ用のバスを別に持つ第２のＣＰＵ（２）を設け、第１がＣＰＵの使用するバス（ＩＤＢ，ＩＡＢ）と第２のＣＰＵが命令をリードするバス（ＤＴＡＢ，ＤＴＤＢ）を分離し、第１のＣＰＵのバス使用と第２のＣＰＵの命令リードを並列可能にする。 - 特許庁

To solve the problem that CPU performance is not fully utilized and a processing speed is not heightened even when a filter processing is performed through the use of a general purpose algorism which is not optimized in CPU configurations though a CPU which incorporates multiple registers and has an SIMD operating function for simultaneously operating a plurality kind of data by one instruction comes to be used by the development of microprocessor technique.例文帳に追加

マイクロプロセサ技術の進展により、多数のレジスタを内蔵し、一命令で同時に複数のデータ演算が可能なSIMD演算機能をもつCPUが利用可能になりつつあるが、それらのCPUの構成に最適化されていない汎用のアルゴリズムを用いてフィルタ処理を行っても、CPU性能を充分に活用できず処理速度は向上しない。 - 特許庁

Whether in real or protected mode, the CPU stores the base address of each segment in hidden registers called descriptor cache registers. 例文帳に追加

リアルモードでも保護モードでも、CPUは各セグメントのベースアドレスをデスクリプタキャッシュレジスタと呼ばれる隠れたレジスタに入れておく。 - コンピューター用語辞典

Neither cards nor punched tape can compare with magnetic tape in the speed with which data can be copied into(received from) the CPU 例文帳に追加

CPU(中央処理装置)へデータをコピー(複写)する(受け取る)速度の点で,カードもせん孔テープも磁気テープとは比較にならない - コンピューター用語辞典

The output buffer accepts data from the CPU at electronic speeds and releases them at the slower operating speeds of output devices 例文帳に追加

出力バッファーは,電子の速度でCPU(中央処理装置)からデータを受け取り,これより遅い出力装置の速度でそのデータを解放する - コンピューター用語辞典

Compact HTML is designed for browsers in products with severe restrictions on memory, CPU speed, and display resolution. 例文帳に追加

コンパクトHTMLは,メモリ,CPUスピード,およびディスプレイ解像度にきびしい制約のある製品に組み込まれるブラウザ向けに設計された． - コンピューター用語辞典

Weighted Round-Robin (WRR) is similar to round-robin scheduling, but the CPU slice of each process is proportional to its reservation. 例文帳に追加

加重ラウンドロビン（WRR）はラウンドロビン・スケジューリングに似ているが、各プロセスのCPUスライスはその予約（reservation）に比例する。 - コンピューター用語辞典

IA-64 (Intel Architecture-64), Intel's first 64-bit CPU microarchitecture, is based on EPIC. 例文帳に追加

インテル社の最初の64ビットCPUマイクロアーキテクチャであるIA-64は、EPIC（明示的並列命令コンピューティング）に基づいたものである。 - コンピューター用語辞典

Execute cycle is the part of the operation cycle during which the the CPU converts a machine-language instruction into electronic signals. 例文帳に追加

実行サイクルは演算サイクルの一部分であり、そのサイクル中にCPUが機械語命令を電子信号に変換する。 - コンピューター用語辞典

When we talk about the history of computers, we classify them in terms of generation, according to circuits or logic elements embedded in the CPU 例文帳に追加

コンピュータの歴史について述べる際,私共はコンピュータを,CPUの中の回路や論理素子によって「世代」に分ける - コンピューター用語辞典

Idle time occurs as the CPU sends information much faster than the output unit can receive it 例文帳に追加

遊休時間(アイドルタイム)はCPUが情報を,出力装置が受け取れるよりはるかに高速で送ったときに生ずる - コンピューター用語辞典

When a channel completes an I/O operation, it notifies the CPU by sending it an electronic singal called an interrupt 例文帳に追加

チャネルは,入出力操作を完了したとき,「割込み」と呼ばれる電子信号をCPU(中央処理装置)へ送ってその旨を知らせる - コンピューター用語辞典

The control logic consists of the CPU bus interface logic, interrupt control logic and internal control logic. 例文帳に追加

この制御ロジックは、CPUバスインタフェースロジック、割込み制御ロジックおよび内部制御ロジックからなっている。 - コンピューター用語辞典

PCI includes buffers to decouple the CPU from slow peripherals and allow them to operate asynchronously. 例文帳に追加

PCIは,CPUを遅い周辺装置から分離するため,およびそれらを非同期で動作させるためにバッファを組み込んでいる． - コンピューター用語辞典

These carry out very CPU-intensive tasks which search the phoneme lattice and the phonetic lexicon, generating possible words. 例文帳に追加

これらは、音韻ラティスと音韻辞書を探索し、可能な語を生成するという非常にCPU集約的なタスクを実行する。 - コンピューター用語辞典

Because a channel contains its own processor, it can work simultaneously with the CPU 例文帳に追加

チャネルは,独自のプロセッサ(処理装置)を内蔵しているので,CPU(中央処理装置)と同時に作動可能である - コンピューター用語辞典

A channel may be a separate, small, special-purpose control computer located near the CPU 例文帳に追加

チャネルは,CPU(中央処理装置)のそばに設置されている,別の小さな特別の目的をもった制御コンピュータである - コンピューター用語辞典