「cache controller」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A restraint instruction counting part 48 counts the number of times of restraint instructions given by the cache controller 70 to the read requests and informs a restraint control part 49 of the number of the times of restraint instructions.例文帳に追加

抑制指示カウント部４８は、キャッシュコントローラ７０からリード要求の抑制指示が出された回数をカウントし、抑制指示回数を抑制制御部４９へ通知する。 - 特許庁

The system controller 203a then makes copy back to the update data on the cache line in the memory 204a, to which the instruction is issued, into a takeover buffer memory 214a.例文帳に追加

続いて、システムコントローラ２０３ａは、コピーバックインバリデート指示が行われたキャッシュメモリ２０４ａにおけるキャッシュラインの更新データを引継ぎ用バッファメモリ２１４ａにコピーバックする。 - 特許庁

By fixing the cache areas used by each controller, the exclusive control between processors is made unnecessary and performance deterioration accompanying increase of the processors is prevented.例文帳に追加

各コントローラが使用するキャッシュ領域を固定化することにより、プロセッサ間の排他制御を不要とし、複数プロセッサ化に伴う性能劣化を防止することが可能となる。 - 特許庁

A hard disk drive device 20 comprises; a disk 32; cache memory 34 for temporarily storing management data M/D; and a controller 36 for controlling reading and writing.例文帳に追加

ハードディスクドライブ装置２０は、ディスク３２と、管理データＭ／Ｄを一時的に保存するためのキャッシュメモリ３４と、読込みおよび書込みを制御するコントローラ３６とを備える。 - 特許庁

In the information processing system, the number of ways of the snoop tag in the system controller is set larger than the number of ways of the cache tag in the CPU.例文帳に追加

システムコントローラ内のスヌープタグのＷＡＹを、ＣＰＵ内のキャッシュタグのＷＡＹ数よりも多くした情報処理システムにより、上記課題の解決を図る。 - 特許庁

The cache controller 11 obtains the requested data related to each read request from among data items stored in the disk storage medium K according to the order of serialized read requests.例文帳に追加

キャッシュコントローラ１１は、シリアライズされた読取要求の順序に従って、読取要求に係る要求データを、ディスク記憶媒体Ｋに記憶されたデータの中から取得する。 - 特許庁

The cache controller 27 of a local disk system 10 stores, on receipt of a data writing request from a host computer 1, data in a local disk on a disk device group 30.例文帳に追加

ローカルディスクシステム１０のキャッシュコントローラ２７は、ホストコンピュータ１からデータ書込み要求を受信すると、ディスク装置群３０上のローカルディスクにデータを記憶する。 - 特許庁

A cache controller 18 expresses the state of data blocks in six states newly adding write enable W to invalid I, shared S, exclusive E, modify M and sharing change O.例文帳に追加

キャッシュコントローラ１８は、データブロックの状態を、無効Ｉ、共有Ｓ、排他系Ｅ、変更Ｍ、共有変更Ｏに新たに書込可能Ｗを加えた６状態で表現する。 - 特許庁

To easily restore the damage of data when data in a data cache memory part installed inside is damaged by a hardware fault in a disk array controller.例文帳に追加

ディスクアレイ制御装置に於いて、その内部に設けられているデータキャッシュメモリ部中のデータがハードウェア故障により破損した場合、容易に復旧できるようにする。 - 特許庁

In the caches 33, 43 to which mutual multiplex writing is performed, cache areas are divided by each processor, each of the controllers 30, 40 accesses only to the self-controller control area.例文帳に追加

互いに多重書きされているキャッシュ３３、４３において、キャッシュ領域を各プロセッサ毎に分割し、各々のコントローラ３０、４０は、自コントローラ制御エリアのみにアクセスする。 - 特許庁

The DAS system executes a RAID technology in which an external SSD array of a DAS controller in the DAS system is used by the DAS controller as a WB cache memory for performing a WB caching operation.例文帳に追加

ＤＡＳシステムのＤＡＳコントローラの外部のＳＳＤのアレイが、ＷＢキャッシング動作を実行するためのＷＢキャッシュ・メモリとしてＤＡＳコントローラによって使用される、ＲＡＩＤテクノロジを実施するＤＡＳシステムを提供する。 - 特許庁

A cache controller 300 stores the address of the operand data into an operand cache 400 with respect to an instruction that locally accesses the operand data and looks ahead the load address of operand data to be next accessed with respect to a load instruction that nonlocally accesses the operand data.例文帳に追加

キャッシュ制御装置３００は、局所的にオペランドデータにアクセスする命令については前記オペランドデータのアドレスをオペランドキャッシュ４００に格納し、オペランドデータを非局所的にアクセスするロード命令については次回アクセスされるオペランドデータのロードアドレスを先読みする。 - 特許庁

Program instructions executed by the processors 4, 6 control a cache controller 26 to modify the control data associated with the cached data while the control data remains stored in the cache memory 14 and remains valid.例文帳に追加

プロセッサ４、６によって実行されるプログラム命令は、キャッシュされたデータと関連付けられた制御データがキャッシュメモリ１４の中に格納された状態を維持すると共に有効な状態を維持したままで、該制御データを修正するように、キャッシュコントローラ２６を制御する。 - 特許庁

A control part 200 in an HDD controller 100 caches a part or whole part of data to be recorded in an HDD for cache, and transfers the data to an HDD for preservation so that the data can be preserved, and that data to be reproduced can be reproduced from the HDD for cache or the HDD for preservation.例文帳に追加

HDDコントローラ100内の制御部200は、記録対象であるデータの一部または全部をキャッシュ用HDDにキャッシュしたうえで保存用HDDに転送して保存させるとともに、再生対象であるデータを上記キャッシュ用HDDまたは上記保存用HDDから再生させる。 - 特許庁

When a memory system controller 200 receives read requests from processors 100a-100d on the premise of writing and sends their data to the requesting processors, a snoop cache updating part 233 causes a snoop cache to store the fact that the data are strongly updated.例文帳に追加

メモリシステム制御装置２００が、プロセッサ１００ａ〜１００ｄから書込みを前提としたリード要求を受け、そのデータを要求元のプロセッサに送出した場合に、スヌープキャッシュ更新部２３３は、スヌープキャッシュにそのデータが「強い更新状態」であることを記憶させる。 - 特許庁

A memory controller M2C determines hit or miss for an input address given from a central information processing unit CPU through a primary cache controller M1C by referring to a cache tag memory TM2-1 and a saving tag memory TM2-2, and accesses M2 when either or both of TM2-1 and TM2-2 are hit.例文帳に追加

中央情報処理装置ＣＰＵから１次キャッシュコントローラＭ１Ｃを介して与えられた入力アドレスに対して、メモリコントローラＭ２Ｃは、キャッシュ用のタグメモリＴＭ２−１と救済用のタグメモリＴＭ２−２とを参照することでヒット又はミスを判定し、ＴＭ２−１とＴＭ２−２のいずれか又は両方がヒットした場合にＭ２をアクセスする。 - 特許庁

When no interruption processing routine exists in a cache storage device 16 when an interruption controller 32 receives the interruption request, an interruption signal is transmitted to a central processor 12 after at least a part of the interruption processing routine is read in the cache storage device 16.例文帳に追加

割込み制御装置３２が、割込み要求を受け取った場合に、割込み処理ルーチンがキャッシュ記憶装置１６に存在していないときは、割込み処理ルーチンの少なくとも一部がキャッシュ記憶装置１６に読み込まれた後に、中央処理装置１２へ割込み信号を送出する。 - 特許庁

A cache controller 121 sets, each time power supply capacity information is obtained, a size of a permitted area in which the writing of dirty data is permitted and a size of an inhibited area in which the writing of the dirty data is inhibited in a cache memory 13, according to the power supply capacity information.例文帳に追加

キャッシュコントローラ１２１が、電力供給能力情報の取得の都度に、電力供給能力情報に応じて、キャッシュメモリ１３における、ダーティデータの書き込みが許容された許容領域のサイズと、ダーティデータの書き込みが禁止された禁止領域のサイズとを定める。 - 特許庁

To speed up processing while keeping the consistency of data stored in a shared memory and a cache in a shared memory distribution type parallel computer having plural nodes each of which is provided with a processor, a part of the shared memory, a memory controller, and a cache and connecting respective nodes by inter-connection net routers corresponding to respective nodes.例文帳に追加

プロセッサと、共有メモリの一部と、メモリコントローラと、キャッシュとを有するノードを複数有し、各ノードは、各ノードに対応する相互結合網ルータにより結合された分散共有メモリ型並列計算機において、共有メモリとキャッシュのデータの一貫性を保ちつつ高速化を実現する。 - 特許庁

To provide a hit/miss determination method and device for a cache controller that can reduce a table size by using a cache management table as a basis and by dividing and dynamically managing the table.例文帳に追加

本発明はキャッシュ制御装置のヒット／ミス判定方法及び装置に関し、キャッシュ管理テーブルを基本とし、テーブルを分割・動的に管理することで、テーブルサイズを小さくすることができるキャッシュ制御装置のヒット／ミス判定方法及び装置を提供することを目的としている。 - 特許庁

When a cache mis-hit of a cache part 13 occurs, reading of the musical sound waveform data is interrupted by a bus controller 11 and reading of a program by a control part 12 is prioritized, and a data omission of the musical sound waveform data occurring when the interruption is covered by an interpolation processing by an interpolation part 15.例文帳に追加

キャッシュ部１３のキャッシュミスヒットの時には、バスコントローラ１１により、楽音波形データの読み出しを中断させて、制御部１２によるプログラムの読み出しを優先させ、その中断の際に生じる楽音波形データの欠損は、補間部１５による補間処理で補うことになる。 - 特許庁

In the case of database record data, the data are temporarily stored in the free area of a nonvolatile cache memory in another storage controller, when the host processor does not have the free area of its nonvolatile cache memory, and as soon as the free area can be secured, the data are written in a low speed storage device such as a disk.例文帳に追加

データベースレコードデータについてはホストプロセッサが不揮発性キャッシュメモリの空き領域がなければ、他の記憶制御装置内の不揮発性キャッシュメモリの空き領域に一時的にデータを記憶し、当該空き領域が確保でき次第、ディスク等の低速な当該記憶装置への書き込みをする。 - 特許庁

Then, the cache flash device 100 receives modified data sent from a processor 110 or 120 corresponding to the read request and only concerning a cache line for which this reception is completed, burst write to the main memory is performed through the main memory controller 500.例文帳に追加

そして、キャッシュフラッシュ装置１００は、リード要求に応じて送られてきたプロセッサ１１０又は１２０からのモディファイドデータを受け取り、当該受け取りが完了したキャッシュラインだけについて前記メインメモリに対するバーストライトをメインメモリ制御装置５００を介して行う。 - 特許庁

The method is provided for failing over from a dual active mode of first and second controllers to a single active mode of the first controller by relying on previously mirrored cache data by the second controller; reinitializing the second controller; and failing back to the dual active mode by copying cached data directly from the first controller to the second controller.例文帳に追加

第２のコントローラが故障すると、第２のコントローラが第１のコントローラのキャッシュに予めミラリングしたキャッシュ・データに依存して、２台のコントローラの二重アクティブ・モードから第１のコントローラの単一アクティブ・モードにフェイルオーバーし、第２のコントローラが再稼動可になると再初期化し、第１のコントローラのキャッシュ内のデータを第２のコントローラのキャッシュに直接コピーすることにより二重アクティブ・モードにフェイルバックする。 - 特許庁

When a system controller receives a memory access request from its follower processor, the controller broadcasts the received access request to a system bus and also outputs the cache state included in the tag information corresponding to a memory space x to be accessed to the system bus.例文帳に追加

システム・コントローラが配下のプロセッサからメモリ・アクセス要求を受け取ると、当該メモリ・アクセス要求をシステム・バス上にブロードキャストすると共に、アクセス対象のメモリ空間ｘに対応するタグ情報が持つキャッシュ状態をシステム・バス上に出力する。 - 特許庁

An inspection controller 1100 controls inspection of each page of an printed matter, and the main controller 900 controls the image data of the reusable object corresponding to a page, printing of which is determined defective as a result of inspection, to be stored in a cache 455.例文帳に追加

検品コントローラ１１００が、印刷物をページ毎に検品処理し、本体コントローラ９００が、検品処理の結果、印刷が不良であると判断されたページに対応するリユーザブルオブジェクトの画像データを優先的にキャッシュ部４５５に記憶する。 - 特許庁

To provide a disk array controller which can perform necessary irreducible initialization by holding cache information, error information, etc., even when firmware is reset by bus resetting, etc., and a resetting method for the disk array controller.例文帳に追加

バスリセット等のファームウェアのリセット処理が発行された場合であっても、キャッシュ情報、エラー情報等を維持して、必要最低限の初期化を行うことのできるディスクアレイ制御装置およびディスクアレイ制御装置のリセット処理方法を提供すること。 - 特許庁

Also, a power source managing part 400 in the HDD controller 100 always turns on the power source of the HDD for cache, and turns on the power source of the HDD for preservation only at the time of performing access to the HDD.例文帳に追加

また、HDDコントローラ100内の電源管理部400は、上記キャッシュ用HDDの電源を常時オンにするとともに、上記保存用HDDの電源を当該HDDにアクセスする間だけオンにする。 - 特許庁

Next, the instruction controller 10 decides whether or not there is a free space for two or more entries in an MIB in the L1 cache memory when it is decided that there is a free space in the instruction buffer.例文帳に追加

続いて、命令制御装置は、命令バッファに空きがあると判定された場合に、Ｌ１キャッシュメモリ内のＭＩＢに少なくとも２エントリ以上の空きがあるか否かを判定する。 - 特許庁

A data readout instruction is extended so that a controller 100 not only reads data but also instructs the duplication of data to a cache memory 106 in an HDD 101.例文帳に追加

データ読み出し命令を拡張して、コントローラ１００がデータを読み出すだけでなく、ＨＤＤ１０１内のキャッシュメモリ１０６へのデータの複製もコントローラが指示できるようにする。 - 特許庁

To provide a technique for preventing a mistake of erroneously making a cache replacement request to a retry, while reducing a hardware volume, in relation to a system controller which performs prevention of queuing of requests of the same address.例文帳に追加

同一アドレスのリクエストのキューイング防止を行うシステムコントローラに関し，ハードウェア量を削減しつつも，キャッシュリプレース要求を誤ってリトライとすることを防止する技術を提供する。 - 特許庁

When the memory 3 is used as a write-back type disk cache, the memory controller 2 writes the same data to the backup memory 11 while writing the data in an unused area of the memory 3.例文帳に追加

メモリ３がライトバック型のディスクキャッシュとして使用される場合、メモリコントローラ２は、メモリ３の未使用領域にデータをライトすると同時に、バックアップメモリ１１にも同じデータをライトする。 - 特許庁

To enable fast memory access by access to an SRAM irrelevantly to whether cache memory constitution of processes performed by a controller of decoding equipment performing various processes is suitable.例文帳に追加

様々な処理を行う復号機器の制御装置において行われる処理のキャッシュメモリ構成の適不適によらず、ＳＲＡＭへのアクセスによって高速メモリアクセスを可能とする事。 - 特許庁

To generate one or plural prefetch requests related to arbitrary address direction and arbitrary stride width by a cache controller itself on the basis of an access request issued from a processor to a main memory.例文帳に追加

キャッシュコントローラが自ら、プロセッサから主記憶に対して発行するアクセス要求を基に任意のアドレス方向、任意のストライド幅の一つあるいは複数のプリフェッチ要求を生成する。 - 特許庁

On receiving the broadcast memory access request, the system controller of another node outputs the cache state included in the tag information corresponding to the space x to the system bus, gives a request to its follower processor or memory for a necessary process based on the state of the cache existing on the system bus and returns a response to the system controller of a master after the requested process is over.例文帳に追加

ブロードキャストされたメモリ・アクセス要求を受け取った他のノードのシステム・コントローラは、メモリ空間ｘに対応するタグ情報が持つキャッシュ状態をシステム・バス上に出力し、次いでシステム・バス上のキャッシュの状態を参照して配下のプロセッサ又はメモリに対して必要な処理を要求し、要求した処理が終了した後にマスタのシステム・コントローラに対して応答を返す。 - 特許庁

A viewer 203 and a renderer 204 read and display the header data to render a table of contents, and a data controller 201 and a cache controller 202 pre-fetch the text data corresponding to the header data read in parallel with the rendering of the table of contents.例文帳に追加

そして、見出しデータを読み出すと共に表示して目次を描画するビューア２０３及びレンダラー２０４、目次の描画と並行し、読み出された見出しデータに対応する本文データを先読みするデータコントローラ２０１及びキャッシュコントローラ２０２を設ける。 - 特許庁

A DMA (direct memory access) controller for controlling data transfer in a microprocessor system including a cache function includes a transfer control means for performing transfer control based on the alignment information of a cache line size, so that loads for calculating a consistency cancel area by CPU calculation processing in order to hold the consistency of the cache memory and the memory device during DMA transfer can be eliminated.例文帳に追加

キャッシュ機能を備えたマイクロプロセッサシステムにおけるデータ転送を制御するＤＭＡ（Direct Memory Access）コントローラであって、キャッシュラインサイズのアラインメント情報に基づく転送制御を行う転送制御手段を有するようにして、ＤＭＡ転送時、キャッシュメモリとメモリ装置との一貫性を保つために、一貫性棄権領域をＣＰＵによる計算処理によって算出する負荷を無くすことができるようにする。 - 特許庁

A cache controller includes a hit rate acquisition means for determining whether programs requested by a processor have been prefetched to a cache memory to acquire a hit rate, and a prefetch control means for specifying a program requested by the processor when the hit rate falls below a predetermined threshold and prefetching the program to the cache memory before the next period when the hit rate is expected to fall below the predetermined threshold.例文帳に追加

キャッシュ制御装置において、プロセッサによる要求プログラムが、キャッシュメモリにプリフェッチされているかどうかを判定し、ヒット率を取得するヒット率取得手段と、該ヒット率が所定の閾値を下回った際に前記プロセッサが要求したプログラムを特定し、該プログラムをヒット率が前記所定の閾値を下回る次の推定周期より前に、前記キャッシュメモリにプリフェッチするプリフェッチ制御手段とを有する。 - 特許庁

A process operating in the idle loop of a controller in a storage device checks a queue for a request for writing, and when a cache space in a dual port cache is available for holding transfer data, the device completes the data transfer part while waiting for the completion of the preceding command in the queue, and completes the data transfer from the cache to a physical medium for the preceding command.例文帳に追加

記憶装置中の制御装置の遊休ループで稼働するプロセスが、書き込み要求のための待ち行列をチェックし、転送データを保持するためにデュアルポート・キャッシュ内のキャッシュ空間が利用可能であるならば、装置が待ち行列中の先行コマンドの完了を待つ間に転送のデータ転送部分を完了させ、先行コマンドのためのキャッシュから物理媒体へのデータ転送を完了させる。 - 特許庁

When it is judged by a judging/instructing circuit 111. the response of the HDD 106 is made late or abnormal by the fault of the HDD 106, a controller 100 forcedly finishes write processing and processing is succeeded by the write cache protecting circuit 105.例文帳に追加

HDD(106)の障害により、HDD(106)の応答が遅い、あるいは異常と判断・指示回路(111)が判断した場合には、コントローラ(100)は書込み処理を強制終了し、処理をライトキャッシュ保護回路(105)に引き継がせる。 - 特許庁

Mutually independent cache units 80, 81 with a plurality of surfaces and nonvolatile memory units 90, 91 are provided in a disk controller 2 interposed between a central processor 1 and a magnetic disk device 3.例文帳に追加

中央処理装置１と磁気ディスク装置３との間に介在するディスク制御装置２には、互いに独立な複数面のキャッシュ・ユニット８０，８１および不揮発メモリ・ユニット９０，９１が設けられている。 - 特許庁

A disk array controller 20 converts write data into an optical signal by a light emitting device 110 after storing the write data in a cache memory and transmits the optical signal to an optical bus 30.例文帳に追加

ホスト１０からの書き込み要求に対して、ディスクアレイコントローラ２０は書き込みデータをキャッシュメモリに格納した後、発光装置１１０により光信号に変換し、光バス３０へ送出する。 - 特許庁

When a CPU 200 issues a read request to the non-volatile semiconductor memory disk 400, a disk controller 100 can quickly return the read data from the cache memory 120 to the CPU 200.例文帳に追加

ＣＰＵ２００が不揮発半導体メモリディスク４００へのリード要求を発行すると、ディスク制御装置１００は、キャッシュメモリ１２０からの読出データをＣＰＵ２００に高速に応答することができる。 - 特許庁

A microprocessor 121_-1 in the controller 12_-1 sets the information of the memory area on a cache 124_-1 natural to a designated logic disk area on the receipt of a wright-designated IO request.例文帳に追加

コントローラ１２-1内のマイクロプロセッサ１２１-1は、ライト指定のＩＯ要求を受け取ると、指定の論理ディスク領域に固有のキャッシュ１２４-1上のメモリ領域の情報を制御回路１２５-1に設定する。 - 特許庁

A recording device 10 includes a hard disk assembly (HDA) 11, a flash memory 12, an SDRAM 13 functioning as a cache, a hybrid controller 14 for controlling these media, and a host interface 15.例文帳に追加

記録装置１０は、ハードディスクアセンブリ（ＨＤＡ）１１と、フラッシュメモリ１２と、キャッシュとして機能するＳＤＲＡＭ１３と、これらのメディアを制御するハイブリッドコントローラ１４と、ホストインターフェース１５とを備えている。 - 特許庁