「cache controller」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

If the writing destination of the data belongs to the area specified by the resisters R1, R2, the data and the address corresponding thereto are transferred to other cache controller 125-2 by an inter-cache communication controller 125c and written into a cache memory 124-2 by the controller 125-2.例文帳に追加

このデータの書き込み先がレジスタＲ１，Ｒ２の指定する領域に属している場合、そのデータ及び対応するアドレスがキャッシュ間通信コントローラ１２５ｃにより他のキャッシュコントローラ１２５−２に転送されて、当該コントローラ１２５−２によりキャッシュメモリ１２４−２に書き込まれる。 - 特許庁

A node controller receives a cache line request from either a local caching agent (local processor) or from a remote node controller.例文帳に追加

ノード・コントローラが、ローカル・キャッシング・エージェント（ローカル・プロセッサ）またはリモート・ノード・コントローラのいずれかからキャッシュ・ライン要求を受け取る。 - 特許庁

METHOD FOR CONTROLLING CACHE, PRINTING CONTROLLER USING THE METHOD, CHARACTER PROCESSOR, AND ITS METHOD例文帳に追加

キャッシュ制御方法及びそれを用いた印刷制御装置及び文字処理装置及び方法 - 特許庁

Each time the contents of a disk cache 15 are updated by a disk controller 13 in an operating system host computer 1, the updated cache data are transferred to a waiting system host computer 2 by a disk cache transferring device 23.例文帳に追加

稼動系ホストコンピュータ１でディスクコントローラ１３がディスクキャッシュ１５の内容を更新する毎に、更新されたキャッシュデータをディスクキャッシュ転送装置２３が待機系ホストコンピュータ２に転送する。 - 特許庁

In the occurrence of failure, a system controller 203a of a working system processor 201a retrieves a cache line which stores update data by using a cache tag stored in a CPU cache tag storage unit 208a.例文帳に追加

現用系プロセッサ２０１ａのシステムコントローラ２０３ａは、障害発生時に、ＣＰＵキャッシュタグ記憶部２０８ａに格納されたキャッシュタグを用いて、更新データを格納しているキャッシュラインを検索する。 - 特許庁

A DMA control part 43 issues a request for reading data stored in a cache memory 60 and transmits it from a bridge chip 44 to a cache controller 70.例文帳に追加

ＤＭＡ制御部４３は、キャッシュメモリ６０に記憶されたデータのリード要求を発行し、ブリッジチップ４４からキャッシュコントローラ７０へ送信する。 - 特許庁

To provide a cache coincidence controller capable of reducing requested quantity of cache coincidence control even for a program with low re-accessibility to the same block.例文帳に追加

同一ブロックに対する再アクセス性の低いプログラムに対してもキャッシュ一致制御要求量を削減できるキャッシュ一致制御装置の提供。 - 特許庁

To solve the problem that a cache memory cannot be automatically configured with appropriate stripe size and alignment characteristics if the cache memory is separated from a virtualized RAID controller.例文帳に追加

仮想ＲＡＩＤコントローラからキャッシュ・メモリを分離すると、適切なストライプ・サイズおよび調整特性でキャッシュ・メモリを自動的に構成することができない。 - 特許庁

When the hit ratio is lower than the prescribed value, the external cache controller 4 executes the block read instruction to ASIC 12 without waiting for the determination of a cache hit or a miss.例文帳に追加

ヒット率が所定値より低い場合、外部キャッシュコントローラ４はキャッシュヒット及びミスヒット判定を待たず、ＡＳＩＣ１２へブロックリード命令を発行する。 - 特許庁

A system controller 203a issues a copy back invalidating instruction for a main memory 210a with respect to an address of a cache memory 204a corresponding to the retrieved cache line.例文帳に追加

そして、システムコントローラ２０３ａは、検索されたキャッシュラインに対応するキャッシュメモリ２０４ａのアドレスに、主メモリ２１０ａにコピーバックインバリデート指示を行う。 - 特許庁

To provide a block device controller with a duplex controller configuration which can execute cache mirroring without issuing reading data through inter-connect.例文帳に追加

インタコネクト経由のリードを発行せずに、キャッシュミラーリングを行うことが可能な二重化コントーラ構成ブロックデバイス制御装置を提供する。 - 特許庁

In this cache memory controller 100, an SP flag is installed in each of the sub-lines of an L2 cache 13a, and an access virtual address is acquired from an instruction control part 11 by a cache control part 12, and when any data corresponding to the access virtual address do not exist, an L2 cache access address is output to an L2 cache control part 13.例文帳に追加

キャッシュメモリ制御装置１００は、Ｌ２キャッシュ１３ａのサブラインごとにＳＰフラグを設け、命令制御部１１からアクセス仮想アドレスをＬ１キャッシュ制御部１２が取得し、アクセス仮想アドレスに対応するデータが存在しない場合に、Ｌ２キャッシュアクセスアドレスをＬ２キャッシュ制御部１３に出力する。 - 特許庁

A memory controller extracts information from the main memory 120 so as to initialize the cache 130.例文帳に追加

メモリコントローラは、前記キャッシュ１３０を初期化するように、前記メインメモリ１２０から情報を取り出す。 - 特許庁

CACHE MEMORY CONTROLLER AND CONTROL METHOD, CENTRAL PROCESSOR AND PROCESSING METHOD, AND INFORMATION PROCESSOR例文帳に追加

キャッシュメモリ制御装置、キャッシュメモリ制御方法、中央処理装置、情報処理装置、中央処理方法。 - 特許庁

A main controller 125a writes data transferred from a data transfer circuit into a cache memory 124-1.例文帳に追加

主コントローラ１２５ａは、データ転送回路から転送されたデータをキャッシュメモリ１２４−１に書き込む。 - 特許庁

To provide a cache controller for improving latency caused by access to a remote memory.例文帳に追加

リモートメモリに対するアクセスで生じるレイテンシを改善することができるキャッシュ制御装置を提供する。 - 特許庁

A first local cache controller associated with a first local cache of a first processor detects occurrence of false sharing of a first cache line by a second processor running a program code and allows the false sharing of the first cache line by the second processor.例文帳に追加

第１プロセッサの第１ローカル・キャッシュに関連する第１ローカル・キャッシュ・コントローラは、プログラム・コードを実行中の第２プロセッサによる第１キャッシュ・ラインの偽共有（false sharing）の発生を検出し且つ第２プロセッサによる第１キャッシュ・ラインの偽共有を許可する。 - 特許庁

A proxy 1-1 has a cache, consists of a cache management section, a network transmission reception section, a proxy controller and an account management section, extracts VOD data from the cache so long as the VOD data are in existence in the cache with respect to a request of a client and transmits the data to the client.例文帳に追加

プロキシ１−１がキャッシュを有し、キャッシュ管理部と、ネットワーク送受信部とプロキシコントローラとアカウント管理部から構成され、クライアントの要求に対し、キャッシュにＶＯＤデータが存在する限り、キャッシュからＶＯＤデータを取り出しクライアントに送信する。 - 特許庁

This cache control method manages use state of cache blocks using shared memories which can be accessed from each controller in order to perform exclusive control in which both controllers can transfer data to the same cache block unless the domains of data transfer overlap even if it is the same cache block.例文帳に追加

データ転送の領域が重ならない限り同一キャッシュブロックであっても両コントローラが同一キャッシュブロックにデータ転送を可能とする排他制御を行うため、各コントローラからアクセス可能な共有メモリを使用して、キャッシュブロックの使用状況を管理する。 - 特許庁

A cache controller is also provided, which comprises preload circuitry operable in response to streaming preload instructions received at the processor so as to store data values from a main memory into one or more cache lines of the cache memory.例文帳に追加

キャッシュコントローラもまた提供され、主メモリから該キャッシュメモリの１つ以上のキャッシュラインにデータ値を格納するように、該プロセッサで受信されるストリーミングプレロード命令に応じて動作可能なプレロード回路を備える。 - 特許庁

A cache management module 33 receives a writing request accompanied with start of commit processing or check point processing from an NAS (Network Attached Storage) controller 10 and stores requested data on the cache block of a cache memory 32.例文帳に追加

キャッシュ管理モジュール３３は、ＮＡＳコントローラ１０からのコミット処理またはチェックポイント処理の開始に伴う書き込み要求を受けて、要求されたデータをキャッシュメモリ３２上のキャッシュブロックに格納する。 - 特許庁

Then the data and the CRC code are transferred to respective devices in the order of the cache controller 122 → a cache memory 123 → the controller 122 → an HDD-IF 124 → an HDD 125 and CRC check is performed in each device.例文帳に追加

以下、キャッシュコントローラ１２２→キャッシュメモリ１２３→キャッシュコントローラ１２２→ＨＤＤ−ＩＦ１２４→ＨＤＤ１２５の順に、データ及びＣＲＣ符号が各デバイス間を転送され、その都度各デバイスでＣＲＣチェックが行われる。 - 特許庁

To protect the data of a cache memory at the time of resetting a computer in a disk controller for writing data from a computer in a cache memory, and then for writing the data in a disk.例文帳に追加

コンピュータからのデータをキャッシュメモリに書き込んだ後、ディスクに書き込むディスク制御装置において、コンピュータをリセットした場合にキャッシュメモリのデータを保護する。 - 特許庁

A programmable controller is equipped with a temporary execution means for executing an user application without performing an actual control, loading the user application in a cache memory, and locking the cache memory, before putting control into operation.例文帳に追加

制御を運用するに先立ち、実際の制御を行わずユーザアプリケーションを実行してキャッシュメモリにユーザアプリケーションをロードしロックする仮実行手段を備える。 - 特許庁

To prevent a halt of a CPU in a cache controller for controlling data writing from a plurality of channel adapters to a cache memory, and reduce a processing load on the CPU.例文帳に追加

複数のチャネルアダプタからキャッシュメモリへのデータの書き込みを制御するキャッシュコントローラ内のＣＰＵの停止を防止するとともに、このＣＰＵの処理負荷を低減すること。 - 特許庁

In the case of DMA transfer, a cache controller 2 discriminates whether the latest data (dirty date) of a transfer source area stored in a memory 3 are held in a cache or not.例文帳に追加

ＤＭＡ転送の際に、キャッシュコントローラ２は、メモリ３に記憶された転送元領域の最新データ（ダーティ・データ）がキャッシュに保持されているかどうかを判定する。 - 特許庁

To provide a data transfer controller, which determines whether or not data has been correctly stored in a cache memory even when the data is transferred to the cache memory in an improper order.例文帳に追加

本発明のデータ転送制御装置は、キャッシュメモリへのデータ転送順序が乱れる場合でも、データがキャッシュメモリに正しく記憶されたか否かを判定できる。 - 特許庁

When the hit ratio of the external cache memory 9 is higher than the prescribed value, an external cache memory controller 4 holds a block read instruction from CPU 1 to ASIC 12 temporarily during determination of a cache hit or a miss, and a main memory controller 16 authorizes direct memory access from a coprocessor to main memory 17.例文帳に追加

外部キャッシュメモリ９のヒット率が所定値より高い場合、外部キャッシュコントローラ４はキャッシュヒット及びミスヒット判定までの間ＣＰＵ１からＡＳＩＣ１２へのブロックリード命令を一時保留し、メインメモリコントローラ１６はコプロセッサ１９からメインメモリ１７へのダイレクト・メモリ・アクセスを許可する。 - 特許庁

The disk drive includes a first flush cache memory location, a second flush cache memory location, and a controller for writing information associated with a flush cache write command in one of the first and second flush cache memory locations.例文帳に追加

ディスクドライブは、第１のフラッシュキャッシュメモリ領域、第２のフラッシュキャッシュメモリ領域、及び、フラッシュキャッシュへの書き込み命令に関連付けられた情報を、第１のフラッシュキャッシュメモリ領域と前記第２のフラッシュキャッシュメモリ領域のうちのいずれか一方に書き込むコントローラを備える。 - 特許庁

The image processing apparatus 10 includes a counter, a coordinate determination part, a memory controller, a cache access part, a pixel value calculation part, and an output part.例文帳に追加

カウンタと、座標決定部と、メモリコントローラと、キャッシュアクセス部と、画素値計算部と、出力部とを備える。 - 特許庁

The streaming data cache is coupled to a memory controller and receives data only from the external source of information.例文帳に追加

ストリーミングデータキャッシュ３０はメモリ制御装置に結合され、情報外部ソースからのみのデータを受信する。 - 特許庁

The accelerator device includes a cache memory, a controller, a host computer connector and a removable storage device connector.例文帳に追加

キャッシュメモリ、コントローラ、ホストコンピュータコネクタ、および取り外し可能な記憶装置コネクタを含むアクセラレータ装置である。 - 特許庁

A page printer controller 10 comprises a command processor, a printer video processor having a video port, a cache memory for data and commands, a memory controller for interchangeably connecting the printer video processor to an external memory and the cache memory for data and commands and an input/output controller for interchangeably connecting the page printer controller 10 to the input/output controller.例文帳に追加

ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁

When it is decided that there is a free space for two or more entries in the L1 cache memory, the instruction controller 10 outputs an instruction prefetch request to the L1 cache memory in an address boundary corresponding to line size of an L1 cache line.例文帳に追加

そして、命令制御装置は、Ｌ１キャッシュメモリ内に少なくとも２エントリ以上の空きがあると判定された場合に、Ｌ１キャッシュラインのラインサイズに従ったアドレス境界で命令プリフェッチ要求をＬ１キャッシュメモリに出力する。 - 特許庁

When the controller 10 receives the requirement for displaying the image data from the user, it makes an access to the cache, and when there exists the thumbnail receiving the requirement for displaying in the cache, the thumbnail is read out from the cache and the thumbnail is displayed on the displaying part.例文帳に追加

コントローラ１０は、ユーザからの画像データの表示要求を受け付けると、キャッシュにアクセスし、キャッシュに表示要求を受け付けたサムネイルがあれば、キャッシュからサムネイルを読み出し、表示部にそのサムネイルを表示する。 - 特許庁

To reduce a cache miss rate and to suppress the degradation of performance by suppressing excess replacement of cache tags in a CPU as to an information processing system loaded with a CPU having a cache and a system controller having a copy (snoop tag) of a tag of the cache and provided with a CPU from which the replacement information of a cache tag is not issued.例文帳に追加

キャッシュを有するＣＰＵと、そのキャッシュのタグのコピー（スヌープタグ）を有するシステムコントローラを搭載し、かつキャッシュタグのリプレース情報の発行がないＣＰＵを持つ情報処理システムにおいて、ＣＰＵ内のキャッシュタグの過剰なリプレースを抑制することにより、キャッシュミス率を減らし、性能低下を抑えることを目的とする。 - 特許庁

To provide an information recording and reproducing device with use of the cache method which permits the most efficient use of cache memory, irrespective of an access pattern transmitted from a host computer, in addition, a recording and reproducing controller, and a data recording and reproducing controller.例文帳に追加

ホストコンピュータからのアクセスパターンに関わらずに、キャッシュメモリを最大限に有効利用できるキャッシュ方式を用いた情報記録再生装置および記録再生制御装置およびデータ記録再生制御方法を提供する。 - 特許庁

In between reading cycles, a cache controller of the cache checks the parity bit in regard to a tag entry, and if a hit is displayed, it checks a parity bit in regard to a corresponding data storage entry.例文帳に追加

読取りサイクルの間に、キャッシュのキャッシュコントローラは、タグエントリについてパリティビットをチェックし、ヒットが表示されると、対応するデータ記憶装置エントリについてパリティビットをチェックする。 - 特許庁

To provide a cache memory controller, a cache memory control method, a central processor, an information processor, and a central processing method, reducing a waiting time of a demand fetch process waiting a prefetch process.例文帳に追加

プリフェッチ処理を待つディマンドフェッチ処理の待ち時間を短縮するキャッシュメモリ制御装置、キャッシュメモリ制御方法、中央処理装置、情報処理装置、中央処理方法を提供する。 - 特許庁

A cache controller 12 located between a CPU 10 and an SDRAM 11 is provided with a plurality of cache memories (FiFO_1, FiFO_2) corresponding to the plurality of programs of the SDRAM 11.例文帳に追加

ＣＰＵ１０とＳＤＲＡＭ１１との間にあるキャッシュ・コントローラ１２に、ＳＤＲＡＭ１１の複数のプログラムにそれぞれ対応する複数のキャッシュメモリ（ＦｉＦＯ＿１、ＦｉＦＯ＿２）を設ける。 - 特許庁

A cache memory 24 having cache entry parts 24_1, 24_2,...24_n which are as many as the number of connectable target nodes is connected to a controller 22 provided in a 1394 I/F board 21.例文帳に追加

１３９４ Ｉ／Ｆボード２１内に備えているコントローラ２２には、接続可能なターゲットノードの数だけのキャッシュエントリ部２４_１，２４__２・・２４_ｎを有するキャッシュメモリ２４が接続されている。 - 特許庁

The data storage device includes a data storage medium, a write element, a non-volatile cache memory circuit, and a controller circuit.例文帳に追加

データ記憶装置はデータ記憶媒体、書き込み素子、不揮発性キャッシュメモリ回路、およびコントローラ回路を含んでいる。 - 特許庁

Also, a nonvolatile memory controller 14 writes the compressed cache data created by the CPU11 into a nonvolatile memory 15.例文帳に追加

また、不揮発性メモリコントローラ１４は、ＣＰＵ１１で生成した圧縮キャッシュデータを不揮発性メモリ１５に書き込む。 - 特許庁

When the result of cache discrimination due to a cache discriminating circuit 12 for a write command shows cache hit, a disk controller 8 performs processing from the start of data transfer to the end of the command only through respective circuits 10-17 composed of hardware while a CPU 5 is not concerned in.例文帳に追加

ディスクコントローラ８は、ライトコマンドのキャッシュ判定回路１２によるキャッシュ判別結果がキャッシュヒットの場合には、ＣＰＵ５が関与せずに、ハードウエアによる各回路１０〜１７のみでデータ転送の開始からコマンドの終了までを処理する。 - 特許庁

The problems are solved by a system that is used in the three-dimensional computer graphics and includes an initial vertex buffer store (Primary Vertex Cache Store, PVC), a vertex processing unit (VPU), a secondary vertex cache store (SVC), a primitive engine (PE), a fixed primitive assembly (FPA) and a vertex cache controller (VCC), or the like.例文帳に追加

上記課題は，３次元コンピュータグラフィックスに用いられるシステムであって，初期頂点バッファストア（Primary Vertex Cache Store, ＰＶＣ）と，頂点プロセッシングユニット（ＶＰＵ）と，第2の頂点キャッシュストア（ＳＶＣ）と，プリミティブエンジン（ＰＥ）と，固定プリミティブアセンブリ（ＦＰＡ）と，頂点キャッシュ制御装置（ＶＣＣ）とを具備するシステムなどにより解決される。 - 特許庁