「clock correction」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The comparison results between the phase of the wobbling clock and the phase of the frequency-divided clock of the reference clock is corrected based on the stored phase shifting amount and the stored phase shifting position, and the signal of a frequency according to the correction is generated as a reference clock.例文帳に追加

このように記憶した位相ずれ量及び位相ずれ位置に基づいてウォブルクロックの位相と参照クロックの分周クロックの位相との比較結果を補正し、この補正に応じた周波数の信号を参照クロックとして生成する。 - 特許庁

A duty ratio correction circuit includes: a duty ratio sensor for controlling a duty ratio sensing speed by a sensing speed control signal and outputting a correction signal by sensing a duty ratio of a clock; and a duty ratio corrector for controlling the duty ratio of the clock in response to the correction signal.例文帳に追加

検知速度制御信号によりデューティ比検知速度が調整され、クロックのデューティ比を検知して補正信号を出力するデューティ比検知部と、前記補正信号に応答して前記クロックのデューティ比を調整するデューティ比補正部とを備える。 - 特許庁

The data correction unit 236 performs correction to reduce phase data, and the timing setting unit 105 delays a pulse signal Pn by a (q-m) clock of a clock VCO_CLK and outputs it to a phase comparator 101 as a signal Sv.例文帳に追加

データ修正部２３６は、位相データを小さくなるように修正し、タイミング設定部１０５は、パルス信号Ｐnを、クロックVCO_CLKの（ｑ−ｍ）クロックだけ遅延させ、信号Ｓvとして位相比較器１０１に出力する。 - 特許庁

Namely, a control part 14 obtains a scanning position from a scanning synchronization signal and a video clock, and outputs a light quantity increase and decrease command signal and a correction clock to a light quantity correction counter 16 so as to perform a predetermined light quantity control.例文帳に追加

すなわち、制御部１４は、走査同期信号とビデオクロックから走査位置を求め、所定の光量制御が行えるように光量補正カウンタ１６へ、光量増減指示信号と、補正クロックを出力する。 - 特許庁

To improve the magnification correction accuracy in the main scanning direction without making the variable step of a writing clock smaller.例文帳に追加

書込クロックの可変ステップを細かくすることなく、主走査方向の倍率補正精度を向上させる。 - 特許庁

The processing section 4 operates on the clock meeting the converted sampling frequency and performs the encoding processing for error correction.例文帳に追加

処理部４は、変換されたサンプリング周波数に応じたクロックで動作し、エラー訂正用の符号化処理を行う。 - 特許庁

To provide an on-vehicle radio-controlled timepiece system for performing surely date-and-time correction of an on-vehicle radio-controlled clock.例文帳に追加

車載用電波時計の日時補正を確実に行うための車載用電波時計システムを提供する。 - 特許庁

To provide a clock correction circuit, capable of reducing the cost by simplifying processing on software.例文帳に追加

ソフトウェア上の処理が簡略化され、コストの低減を図ることが可能なクロック補正回路を提供すること。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE EQUIPPED WITH DUTY CYCLE CORRECTION CIRCUIT, AND CIRCUIT FOR INTERPOLATING CLOCK SIGNAL IN THE SEMICONDUCTOR MEMORY DEVICE例文帳に追加

デューティサイクル補正回路を備える半導体メモリ装置及び半導体メモリ装置でクロック信号を補間する回路 - 特許庁

The driving LSI 50A operates with a master clock MCLK, but reading of the correction data from the fast serial I/F flash memory 40A is performed on the basis of a serial clock SCK synchronized with the master clock MCLK.例文帳に追加

前記駆動ＬＳＩ５０ＡはマスタークロックＭＣＬＫによって動作するが、補正データの高速シリアルＩ／Ｆフラッシュメモリ４０Ａからの読み出しは、マスタークロックＭＣＬＫに同期したシリアルクロックＳＣＫに基づいて行われる。 - 特許庁

A reference clock signal 1a in which a duty ratio is guaranteed, and a clock signal for driving 1b in which the duty ratio is not guaranteed, are inputted, and a post-correction clock signal 1f for driving in which the duty ratio is guaranteed is outputted.例文帳に追加

デューティ比の保証された基準クロック信号１ａとデューティ比の保証されていない駆動用クロック信号１ｂとが入力され、デューティ比の保証された補正後駆動用クロック信号１ｆを出力する。 - 特許庁

Time of an internal clock is received from a transfer source camera, and a difference from time of the internal clock of a transfer destination camera is measured and held as a correction time (step S403).例文帳に追加

転送元カメラからその内部時計が示す時刻を受信し、転送先カメラの内部時計が示す時刻との差分を計測し、補正時間として保持する（ステップＳ４０３）。 - 特許庁

To propose a method for correcting an image clock capable of improving the precision of correction more than a method for correcting the image clock by making a region consisting of a plurality of pixels as a unit.例文帳に追加

複数の画素からなる領域を単位として画像クロックを補正する方法よりも、補正の精度を向上させることが可能な方法を提案する。 - 特許庁

To provide an information recording and reproducing method and a device capable of lowering an error correction clock frequency and expanding a degree to freely select a clock frequency.例文帳に追加

エラー訂正処理のクロック周波数が下げられ、クロック周波数選択の自由度を広げることが可能な情報記録再生方法及び装置を提供する。 - 特許庁

When a zero-cross detector 211 predicts a zero-cross timing, a clock number output unit 214 outputs a clock number x=m to a data correction unit 236 and a timing setting unit 105.例文帳に追加

クロック数出力部２１４は、ゼロクロス検出器２１１がゼロクロスタイミングを予測すると、クロック数ｘ＝ｍをデータ修正部２３６とタイミング設定部１０５とに出力する。 - 特許庁

If the clock-time comparator 313 determines that it cannot meet the scheduled decoding clock-time information when the video packet is retransmitted, a processing unit 314 adds an error correction code to the video packet and transmits it.例文帳に追加

再送したのでは映像パケットのデコード予定時刻に間に合わないと判断すると、処理手段３１４にて映像パケットに誤り訂正符号を付加して送信する。 - 特許庁

A CPU 6 computes a correction value minimizing an error of the real time clock from a differential between the count value of the actual use time and the count value of the memory 5 to set it to the real time clock RTC 2.例文帳に追加

ＣＰＵ６は、実使用時のカウント値とメモリ５のカウント値との差分からリアルタイムクロックの誤差が最小となる補正値を算出してＲＴＣ２に設定する。 - 特許庁

A dot clock correction circuit 52 obtains a difference between a logical pulse number of a dot clock obtained from the encoder pulse and the pulse number of an actual dot clock and compares it with a prescribed threshold value and changes the frequency division ratio of the dot clock generation circuit 51 in accordance with the result in the comparison.例文帳に追加

ドットクロック補正回路５２は、エンコーダパルスから求められたドットクロックの理論上のパルス数と実際のドットクロックのパルス数との差を求めて所定のしきい値と比較し、比較結果に応じてドットクロック発生回路５１の分周比を変更する。 - 特許庁

To provide a method of generating a pixel clock, a pixel clock generating apparatus, and an image forming apparatus wherein an amount of correction data is markedly reduced, cost reduction can be achieved by reduction of the memory size along with the reduction of the correction data, and moreover accurate correction of position shift of a dot can be executed.例文帳に追加

本発明は、補正データ量を大幅に削減でき、それに伴うメモリサイズ低減によるコストダウンを実現でき、更に高精度なドット位置ずれ補正が可能となる画素クロック生成方法、画素クロック生成装置及び画像形成装置を提供することを目的とする。 - 特許庁

The frequency correction circuit includes: a reset signal generating circuit 24; a frequency correction data latch circuit 25 for latching and holding frequency correction data ZP1, ZP2 respectively generated by first and second zapping circuits 21, 22 on the basis of a latch clock ZCLK; and a latch clock generating circuit 26 for generating the latch clock ZCLK.例文帳に追加

周波数補正回路は、リセット信号発生回路２４、第１のザッピング回路２１及び第２のザッピング回路２２によってそれぞれ発生された周波数補正データＺＰ１，ＺＰ２をラッチクロックＺＣＬＫに基づいてラッチして保持する周波数補正データラッチ回路２５、ラッチクロックＺＣＬＫを発生するラッチクロック発生回路２６を備えている。 - 特許庁

A system and a method for closed loop clock correction includes steps of: adjusting two or more input signals having at least one in-phase clock and one quadrature clock; and applying adjusted quadrature clock signals to a device capable of generating a 4-quadrant interpolated output clock phase.例文帳に追加

閉ループ・クロック訂正システムおよび方法は、少なくとも１つの同位相クロックおよび少なくとも１つの直交位相クロックを含む２つ以上の入力信号を調整するステップと、調整された直交位相クロック信号を、４象限補間出力クロック位相を生成可能なデバイスに印加するステップとを含む。 - 特許庁

The image forming device calculates further a correction factor for correcting a measurement error due to an error of each clock oscillator, based on the time interval measured by each CPU, and corrects a clock count value indicating timing of driving a load, based on the correction factor.例文帳に追加

さらに、各ＣＰＵで計測された時間間隔に基づき、各クロック発振器の誤差による計測誤差を補正するための補正係数を算出し、負荷を駆動するタイミングを示すクロックカウント値を補正係数に基づいて補正する。 - 特許庁

The correcting means 56 is electrically connected to the clock generator 62 to give an individual correction curve to each scanning line, thus modulating the frequency of the clock generation means for each scanning line in accordance with its correction curve.例文帳に追加

補正手段（５６）はクロック生成器（６２）に電気的に接続されて、各走査線に対する個々の補正曲線をもたらし、各走査線に対するクロック生成手段の周波数をそれぞれの補正曲線に従って変調する。 - 特許庁

A wave correction clock obtains detection signal indicating hand position by the operation of gears of a second hand drive means 6 and a minute hand drive means 8 for indication correction.例文帳に追加

電波修正時計は、表示修正のために、秒針駆動手段６と時分針駆動手段８の歯車の動作から指針位置を示す検出信号を得ている。 - 特許庁

To provide a noise correction section and a shading correction section that can correct/eliminate a noise component produced from a frequency spread clock, reduce the memory capacity required for this case and attain a simple circuit configuration.例文帳に追加

周波数拡散クロックにより発生するノイズ成分を補正・除去し、その際に必要なメモリ容量を低減化し、簡素な回路構成を可能にする。 - 特許庁

When determining a sampling clock, a control unit simultaneously acquires user adjustment values of lightness and contrast, calculates a lightness correction value from a correction table in a ROM and sets lightness and contrast correction values to an A/D converter.例文帳に追加

制御部がサンプリングクロックを決定する際、同時に明るさ、コントラストのユーザ調整値を取得し、ＲＯＭの補正テーブルより明るさ補正値を算出して、Ａ／Ｄコンバータに明るさ、コントラスト補正値を設定する。 - 特許庁

In this case, the delay circuit of the duty correction circuit section 3 paired with the delay circuit of the duty measurement circuit section 2 is selected, and the duty of the clock signal CLKA before correction is corrected by the duty correction circuit section 3.例文帳に追加

このとき、デューティ測定回路部２の遅延回路と対をなすデューティ補正回路部３の遅延回路が選択されて、補正前クロック信号ＣＬＫＡのデューティがデューティ補正回路部３で補正される。 - 特許庁

To achieve correction processing including jitters of a clock for transmitting a serial signal in a serial transmission system.例文帳に追加

直列伝送システムにおいて、直列信号を伝送するクロックのジッタを含めた補正処理を実現できるようにする。 - 特許庁

When the detection signal is generated, the skew correction circuit adjusts the data output timing, in response to the clock signal.例文帳に追加

スキュー補正回路は、検出信号が発生した場合、クロック信号に応じて、データの出力タイミングを調整する。 - 特許庁

Correction data stored in a printer control part are set to each control part, and a pixel clock frequency is set (S101).例文帳に追加

プリンタ制御部内に記憶してある補正データを各制御部に設定し、画素クロック周波数等を設定する（Ｓ１０１）。 - 特許庁

To provide an ASMD (analog synchronous mirror delay) having a duty cycle correction function, and to provide an internal clock generator which uses the same.例文帳に追加

デューティーサイクル補正機能を有するＡＳＭＤ及びこれを利用する内部クロック発生器を提供すること。 - 特許庁

TIME CORRECTING DEVICE FOR RAILROAD VEHICLE, GPS CLOCK FOR RAILROAD VEHICLE TIME CORRECTION, AND TIME CORRECTING METHOD FOR RAILROAD VEHICLE例文帳に追加

鉄道車両用時刻補正装置、鉄道車両時刻補正用ＧＰＳ時計および鉄道車両用時刻補正方法 - 特許庁

Correction signals are applied to the local clock in order to improve the synchronization between the satellite signal processor and the non-satellite signal processor.例文帳に追加

衛星信号プロセッサと非衛星信号プロセッサをよりよく同期させるために、ローカル・クロックに補正信号を適用する。 - 特許庁

A latch signal, a line address reset signal and a brightness control signal as necessary are overlapped on a shift clock, then, a unified control signal is generated as one clock signal, and also, a clock signal waveform correction circuit for outputting the clock signal to the following unit is disposed for each display unit.例文帳に追加

シフトクロックにラッチ信号、ラインアドレスリセット信号および必要に応じて輝度制御信号を重畳して制御信号を一つのクロック信号にまとめるとともに、各表示ユニットごとに次ユニットに対して出力するクロック信号用の波形補正回路を設ける。 - 特許庁

To provide a driving device of an electro-optical device, which includes a clock signal phase difference correction circuit which doesn't increase a layout area of a driving circuit while surely eliminating a phase difference between a clock signal and an opposite-phase clock signal.例文帳に追加

クロック信号と逆位相クロック信号の位相差を確実に無くしつつ、駆動回路のレイアウト面積を増大させることのないクロック信号位相差補正回路を備えた電気光学装置の駆動装置を提供すること。 - 特許庁

To provide a clock synchronization method and a synchronizing clock generator that apply no meaningless and harmful phase correction to a generated clock even when the object signal to be synchronized has distortion.例文帳に追加

同期させるべき処理対象信号が歪みを受けている場合に、生成クロックに対して無意味な位相補正や有害な位相補正が施されることのないクロック同期補正方法及び同期クロック生成装置を提供する。 - 特許庁

The correction part 60 corrects a control signal used in the generation part 20 in such a way that a device clock signal is adjusted to a reference clock signal (1 Hz).例文帳に追加

機器クロック信号修正部６０は、機器クロック信号生成部２０で用いられる制御信号を、機器クロック信号を基準クロック信号（１Ｈｚ）に合わせるように補正する。 - 特許庁

Second correction circuits 20, 21, 23 detect a delay time of a clock signal supplied from the input buffer circuit 11, and output a clock signal in which a delay time is corrected.例文帳に追加

第２の補正回路２０、２１，２３は、入力バッファ回路１１から供給されるクロック信号の遅延時間を検出し、遅延時間が補正されたクロック信号を出力する。 - 特許庁

First correction circuits 14, 15, 18 detect a delay time of a clock signal supplied from the input buffer circuit 11, and output a clock signal in which a delay time is corrected.例文帳に追加

第１の補正回路１４，１５，１８は、入力バッファ回路１１から供給されるクロック信号の遅延時間を検出し、遅延時間が補正されたクロック信号を出力する。 - 特許庁

The control circuit 13 includes a clock 13a and a time correction means 13b for correcting the clock 13a based on standard time inputted from the receiving circuit 14.例文帳に追加

制御回路１３は、時計１３ａと、受信回路１４から入力された標準時刻に基づいて時計１３ａを修正する時刻修正手段１３ｂとを有している。 - 特許庁

An analog electronic wristwatch 10 is provided with an oscillation part 11, a device-clock-signal generation part 20, a device-time counter 30, a device-clock-signal correction part 60 and a reference-time acquisition part 50.例文帳に追加

アナログ電子腕時計１０は、発振部１１、機器クロック信号生成部２０、機器時刻カウンタ３０、機器クロック信号修正部６０および基準時刻取得部５０を備えている。 - 特許庁

To remove the necessity of a clock delay correction to be a design processing amount increment factor and to reduce the developing period, in the design of a logic circuit applying a gated clock design.例文帳に追加

ゲーテッドクロック設計を適用した論理回路の設計において、設計処理量増大要因となるクロック遅延補正の必要性を除去し、開発期間の低減を図る。 - 特許庁

The clock data recovery circuit 3 is configured such that A/D conversion is carried out by an A/D converter 301 responding to a sampling clock of a clock generator 300, a plurality of digital output signals generated sequentially are supplied to a data correction unit 303, and correction digital signals generated sequentially are supplied to a phase comparator 305.例文帳に追加

クロックデータリカバリー回路３では、クロック発生器３００のサンプリングクロックに応答してＡ／Ｄ変換器３０１がＡ／Ｄ変換し、順次生成の複数のデジタル出力信号はデータ補正部３０３に供給され、順次生成の複数の補正デジタル信号は位相比較器３０５に供給される。 - 特許庁

In this real-time clock 1, a correction data supply circuit 8 detects the frequency deviation of a source oscillation clock signal fo on the basis of a reference clock signal fr intermittently outputted from a temperature compensated oscillator in a cellphone device, and sets temperature correction data on the basis of frequency deviation.例文帳に追加

リアルタイムクロック１において、補正データ供給回路８は、携帯電話装置内の温度補償型発振器から間欠的に出力されるリファレンスクロック信号ｆｒを基準にして源振クロック信号ｆｏの周波数偏差を検出し、この周波数偏差に基づいて温度補正データを設定する。 - 特許庁

When the temperature correction request signal A is supplied to the RTC-IC 10, a switching circuit 13 switches a switching signal from an L level to a H level, and conducts the frequency correction for a reference clock signal CLK in a correction circuit 15.例文帳に追加

ＲＴＣ−ＩＣ１０に温度補正要求信号Ａが供給された場合、切換回路１３は切換信号ＢをＬレベルからＨレベルに切換え、補正回路１５にて基準クロック信号ＣＬＫの周波数補正を行う。 - 特許庁