「clock correction」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

A sector correction processing section 34 measures an error caused by a fluctuation in frequency synchronized with rotation with respect to a predetermined writing start position as the clock number of the clock signal of a negative ohmat frequency for each sensor of a disk, and corrects the starting position of the format pattern signal of each sector including a servo frame signal stored in a memory.例文帳に追加

セクタ補正処理部３４は、ディスクの各セクタ毎に、予め定めた書込開始位置に対する回転に同期した周波数変動による誤差を、負オーマット周波数のクロック信号のクロック数として測定し、メモリに格納されたサーボフレーム信号を含む各セクタ毎のフォーマットパターン信号の開始位置を測定誤差により補正する。 - 特許庁

A correction control part 11 of a vehicle detection processor 10 inputs signal state information from the outside, decides whether the signal of a vehicle detection object route is red on the basis of the information, also inputs time information from an internal clock 12 and decides whether it is the temperature drift adjustment cycle (temperature drift correction cycle) of the thermal-infrared camera 20.例文帳に追加

車両検出処理装置１０の補正制御部１１は、外部から信号状態情報を入力し、その情報を基に車両検出対象路線の信号が赤色であるか判断すると共に、内部時計１２から時刻情報を入力し、熱赤外線カメラ２０の温度ドリフト調整周期（温度ドリフト補正周期）になったか判断する。 - 特許庁

A processing section 4 has a fundamental field frequency, is designed to process the audio data based on the fundamental format and operates on the clock meeting the sampling frequency, thereby performing encoding processing for error correction of the audio data adapted to the fundamental format.例文帳に追加

処理部４は、基本フィールド周波数を有し基本フォーマットに基づいたオーディオデータを処理するように設計されており、サンプリング周波数に応じたクロックで動作し基本フォーマットに適合したオーディオデータのエラー訂正用の符号化処理を行う。 - 特許庁

Then, even in a state where frequency follow-up property to correction operation is improved in the image forming region, the oscillation frequency is narrowed in range by a voltage control oscillator 5, to enable the video clock frequency being finely controlled.例文帳に追加

これにより、画像形成領域において、補正動作に対する周波数の追従性を上げた状態としても、電圧制御発振器５による発振周波数の範囲は狭くなるので、ビデオクロックの周波数を細かく制御することが可能になる。 - 特許庁

This time setting device for setting time of plural instruments connected through a network and having clock function, sequentially through the network, is characterized by executing correction based on the present time in each instrument, when executing time setting of each instrument.例文帳に追加

ネットワーク接続され時計機能を有する複数の機器の時刻を、ネットワークを介して順次合わせる時刻合わせ装置であって、各機器の時刻合わせにあたり、各機器毎に現在時刻に基づく補正を行うことを特徴とするもの。 - 特許庁

To provide an automatic time correction clock that rapidly displays receiving conditions, displays approximate time during receiving, and improves user's convenience, when an operating state is displayed by stopping the second hand at a predetermined position.例文帳に追加

秒針を所定位置に停止させることによって動作状態を表示する際に、受信状態を迅速に表示でき、かつ受信中でもおおよその時刻を表示し、利用者の利便性を向上できる自動時刻修正時計の提供。 - 特許庁

An LRCK potential automatic correction circuit 25 is provided in the receiving apparatus 3 so as to accurately transmit the channel clock (LRCK) from a transmitting apparatus 2 to the receiving apparatus 3 regardless of the presence of the FG (frame ground) of the transmitting apparatus 2 and the receiving apparatus 3.例文帳に追加

送信装置２及び受信装置３のＦＧ（フレームグランド）の有無にかかわらず、チャネルクロック（LRCK）が正確に送信装置２から受信装置３に伝送されるように、ＬＲＣＫ電位自動補正回路２５が受信装置３に設けられている。 - 特許庁

To provide a phase correction circuit of a disk player, in which a sampling clock is producible by correcting the influence of a scratch, etc., in the manner of evading or reducing them even though the scratch, etc., exist on the fixed pattern area of a magneto-optical disk.例文帳に追加

光磁気ディスクの固定パターン領域にキズ等があっても、そのキズ等の影響を回避又は軽減するように補正してサンプリングクロックを生成し得るディスク再生装置の位相補正回路及びそれを用いたディスク再生装置を提供する。 - 特許庁

Accordingly, even if the incorrect data of the time code are generated, due to the influence of the electromagnetic induction between an antenna coil at the side of a data carrier and an antenna coil at the side of a reader/writer, the correction of the time of the clock part, based on the incorrect data, will not be performed.例文帳に追加

したがって、データキャリア側アンテナコイルとリーダー／ライター側アンテナコイルとの間での電磁誘導による影響で、タイムコードの誤データが生成されたとしても、この誤データに基づき時計部の時刻が修正されることはない。 - 特許庁

Then, the memory system is provided with the ECC (error correction code) combination logical circuit (20) coupled with the plurality of memory storage elements and can be operated so as to detect and correct the error of the data read from the plurality of memory storage elements (28) by less than three clock cycles.例文帳に追加

そして、複数のメモリ記憶素子に連結されたＥＣＣ（誤り訂正コード）組み合わせ論理回路（２０）を備え、３クロックサイクル未満で、複数のメモリ記憶素子（２８）から読み出したデータのエラーを検出し修正するように動作可能である。 - 特許庁

Once the vertical streak noise acquisition operation interval is completed and a horizontal scanning interval is started, a vertical streak noise signal corresponding to one line is in response to horizontal scanning clock ϕH successively output for each line from an output amplifier and is input into a vertical streak noise correction circuit.例文帳に追加

列ノイズ取得動作期間が終了し水平走査期間が開始されると、１行分の列ノイズ信号が水平走査クロックφＨに応じて、出力アンプから列毎に順次出力され、列ノイズ補正回路に入力される。 - 特許庁

An audio signal processing circuit 26 converts an analog audio signal from an audio input terminal 24 into a digital signal with a self-running clock, encodes the digital signal with a prescribed method with error correction and gives the result to a recording processing circuit 30.例文帳に追加

音声信号処理回路２６は、音声入力端子２４からのアナログ音声信号を自走式クロックによりディジタル信号に変換した後、所定方式で符号化し、誤り訂正符号化して記録処理回路３０に供給する。 - 特許庁

In the case of communications by using a plurality of slots where two slots are used each for incoming and outgoing slots in one frame through one base station, a control section 100 controls each section so as to correct a reference clock on the basis of only the synchronization information extracted from one specific slot in the two outgoing slots for the correction of the reference clock.例文帳に追加

１つの基地局を通じて、１フレーム中で、上り下り、それぞれ２つのスロットを用いた複数スロットによる通信である場合には、制御部１００が、基準クロックの補正を行うのに、２つの下りスロットのうち、特定の１つのスロットより抽出した同期情報のみに基づいて、基準クロックの補正を行うように、各部を制御するようにしたものである。 - 特許庁

A correction circuit 13 is operated synchronously with other prescribed bit change pattern in operating timing control data CKP to set various image pick-up conditions, such as selection of an exposure time and switching of a read speed of pixel charges, depending on any reference clock signal among reference clock signals CLK1, CLK2, CLK3, etc., and contents of pattern selection data PS.例文帳に追加

補正回路１３は、動作タイミング制御データＣＫＰのうちの他の所定ビットの変化パターンに同期して動作するようになっており、基準クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３…の内のいずれか１つの基準クロック信号とパターン選択デ−タＰＳの内容に応じて、露光時間の選択や、画素電荷の読出し速度の切換え等、種々の撮像条件を設定することができるようになっている。 - 特許庁

This telemeter monitoring device is provided with a time pulse receiving means 19 started within a predetermined correction time range of an internal clock means 15 and receiving a time pulse outputted at constant time intervals from a master timepiece 12, and a correcting means 14 correcting the time of the internal clock means 15 by using the time pulse of the master timepiece 12 received by the time pulse receiving means 19.例文帳に追加

予め定めた内部時計手段１５の修正時刻範囲で起動し、親時計装置１２から定時間隔で出力される時計パルスを受信する時計パルス受信手段１９と、前記時計パルス受信手段１９で受信した前記親時計装置１２の時計パルスを用いて、前記内部時計手段１５の時刻を修正する修正手段１４とを具備する。 - 特許庁

Further, the correction means is provided with an adjustment control signal generation means for outputting an adjustment control signal for adjusting an offset and/or a gain in the clock signal reproduction PLL circuit, and an adjustment means for making an adjustment according to this adjustment control signal.例文帳に追加

また、補正手段に、クロック信号再生ＰＬＬ回路内のオフセット及び／またはゲインを調整する調整制御信号を出力する調整制御信号生成手段と、この調整制御信号に基づく調整を行なう調整手段を設ける。 - 特許庁

When the tone detection part 4 determines that the data to be received are not inputted, a stand-by state is determined and clock time and power to be supplied to a modulation-demodulation part 5, an error correction part 6 and an instruction decoding part 10 are stopped.例文帳に追加

全体制御部７は、トーン検波部４によって受信すべきデータが入力されていないと判定された場合、待機状態であると判定して、変復調部５、誤り補正部６および命令デコード部１０に供給されるクロックおよび電源を停止する。 - 特許庁

The correction quantities can individually be set by making an OB pixel integrating circuit discriminate a field from a vertical synchronizing signal transmitted from a synchronizing signal generator, a horizontal line from a horizontal synchronizing signal, and the color of one pixel from a clock pulse.例文帳に追加

同期信号発生器により伝送される垂直同期信号ＶＤよりフィールドを、水平同期信号より水平ラインを、クロックパルスより１画素のカラーをＯＢ画素積分回路に識別させることによって各々独立に補正量を設定することができる。 - 特許庁

A counter 21 gives the count of the signals from the comparator 20 to a CPU 10, and the CPU 10 uses a changeover device 6 to control the phase of the sampling clock and selects a switch 14 of a frequency correction circuit 11 depending on the count to control the frequency characteristic of the input video signal.例文帳に追加

カウンタ２１はこの信号のカウント値をＣＰＵ１０に与え、ＣＰＵ１０は切替器６によりサンプリングクロックの位相を制御し、カウント値に応じて周波数補正回路１１のスイッチ１４を切替えて入力映像信号の周波数特性を制御する。 - 特許庁

When the current time indicated by the clock of the imaging apparatus DP1 is corrected, the remaining time before starting output is altered for each print job under management, at the moment of time of correction, depending on the difference between corrected current time and uncorrected current time.例文帳に追加

画像形成装置ＤＰ１の時計が示す現在時刻が修正されたとき、この修正時点で、修正後の現在時刻と修正前の現在時刻との差に応じて、管理中の各プリントジョブについてそれぞれ出力開始までの残り時間を変更する。 - 特許庁

Further the first and second correction count values f and b as the number of the high-speed clock 28 are read in each of a time from the start of the period T to the first multiplied pulse 20, and a time from the last multiplied pulse 20 to the end of the period T.例文帳に追加

また、周期Ｔの開始時から最初の逓倍パルス２０までの間および最後の逓倍パルス２０から周期Ｔの終了時までの間のそれぞれにおいて、高速クロック２８の数である第１および第２補正カウント値ｆおよびｂを読み込む。 - 特許庁

When the standard time wave is not received with a reception antenna 44 and a standard time wave reception circuit 46, a CPU10 calculates the error of time count following a clock generated out of a reference clock generation circuit 16 based on the time of previously received standard time wave and displayed time before correction at the reception time, and corrects the time displayed based on the calculated error.例文帳に追加

受信用アンテナ４４および標準時刻電波受信回路４６により、標準時刻電波が受信されなかった場合には、ＣＰＵ１０は、先に受信された標準時刻電波に基づく時刻と、その受信時における修正前の表示時刻とに基づいて、基準クロック発生回路１６から発生されるクロックに従う計時の誤差を算出して、その算出された誤差に基づいて、表示時刻を修正する。 - 特許庁

The delay time of the delay circuit of the duty measurement circuit 2 when a signal Out output from the duty measurement circuit section 2 changes from a low level to a high one is measured as the duty of the clock signal CLKA before correction by the duty measurement circuit section 2.例文帳に追加

デューティ測定回路部２から出力される信号Ｏｕｔが“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化したときのデューティ測定回路部２の遅延回路の遅延時間が補正前クロック信号ＣＬＫＡのデューティとして、デューティ測定回路部２で測定される。 - 特許庁

This spectrum diffusion system distance measuring device is provided with a rough measurement circuit 20 for measuring the measurement object time taking one period of the reference clock as a time resolving power by a correlation device, and a close measurement circuit 30 for measuring the correction time for the measurement time obtained in the rough measurement circuit 20.例文帳に追加

スペクトラム拡散方式の距離測定装置に、測定対象時間を、相関器を用いて基準クロックの１周期を時間分解能として測定する粗測定回路２０と、粗測定回路２０で得られる測定時間に対する補正時間を測定する密測定回路３０とを設ける。 - 特許庁

A PLL reference signal generating section 15 generates a PLL reference signal RJ based on the count added with the correction value and a PLL circuit 16 multiplies the PLL reference signal RJ by a specified multiplication number to generate a clock signal RK.例文帳に追加

さらに、ＰＬＬ基準信号生成部１５によって、この補正値の加えられたカウント値を基にＰＬＬ基準信号ＲＪを生成し、ＰＬＬ回路１６によって、このＰＬＬ基準信号ＲＪを所定の逓倍数にて逓倍することで読出しクロック信号ＲＫを生成する。 - 特許庁

When a main CPU 110 determines that camera shake exceeds a prescribed level, after receiving the detection result from a camera-shake detection sensor 140, the CPU makes a camera-shake correction means 180 correct the camera shake, while it allows photographing of a plurality of pictures by instructing a clock generator 1121 via a photometry/ranging CPU 120.例文帳に追加

手ぶれ検出センサ１４０を受けてメインＣＰＵ１１０が所定レベルを超えていると判定したときには手ぶれ補正手段１８０に手ぶれを補正させるとともに、測光・測距ＣＰＵ１２０を介してクロックジェネレータ１１２１に指示して複数枚の撮影を行なわせる。 - 特許庁

This decoding means performs decoding for the error correction of the audio data, suitable for the basic format by inserting a pause as necessary at a rate, corresponding to the rate of the specific field frequency to the basic field frequency, while operating with a clock corresponding to a prescribed sampling frequency.例文帳に追加

この復号化手段は、所定のサンプリング周波数に応じたクロックで動作しつつ、固有フィールド周波数と基本フィールド周波数との比に応じた割合で随時休止を入れながら基本フォーマットに適合したオーディオデータのエラー訂正用の復号化処理を行う。 - 特許庁

In this on-vehicle clock device 1, if it is judged that an error exists between GPS time information T and internal time information 26, the internal time information 26 is renewed and corrected to the same time as the GPS time information T by time correction processing executed by a control unit 18.例文帳に追加

本実施例の車載用時計装置１は、コントロールユニット１８にて実行される時刻補正処理において、ＧＰＳ時刻情報Ｔと内部時刻情報２６とに誤差があると判断されると、内部時刻情報２６をＧＰＳ時刻情報Ｔと同じ時刻に更新して補正する。 - 特許庁

To provide a driving device for a light emitting display panel capable of realizing a multi-gradation expression by digitally controlling a lighting period of light emitting elements and realizing the in-plane variation in a data line direction and γ correction without increasing the speed of a clock signal at a low cost.例文帳に追加

発光素子の点灯期間をデジタル制御することで多階調表現を実現させると共に、クロック信号を高速化させることなくデータ線方向の面内ばらつきおよびγ補正をローコストにおいて実現し得る発光表示パネルの駆動装置を提供すること。 - 特許庁

A shift amount to a normal frequency of a PLL clock is detected from a distribution trend of appearance frequencies of signal patterns (n-1)T, nT and (n+1)T, when a pickup scans a VFO section where a single mark nT continues, and a correction amount fa is decided according to this shift amount.例文帳に追加

ｎＴの単マークが連続するＶＦＯ区間をピックアップが走査中であるときの信号パターン（ｎ−１）Ｔ、ｎＴ、（ｎ＋１）Ｔの出現頻度の分布傾向から、ＰＬＬクロックの適正周波数に対するずれ量を検出し、このずれ量に応じた補正量ｆａを決定する。 - 特許庁

To provide a clock skew correction system capable of simplifying the structure of a program for operating various performance analysis by arranging the advancement of a time stamp in trace data in operating various performance analysis by inputting a plurality of trace data collected by a plurality of measurement object machines.例文帳に追加

従来の時系列データ記録用バッファ管理方法では、時系列データ生産者が複数の場合には、排他制御のためのオーバーヘッドやバッファの利用効率の点で問題があり、また、可変長のデータである場合には、最古等のデータの先頭位置を把握することが困難である。 - 特許庁

Through this correction, cycles of an image PWM signal corresponding to the specified number of pixels are extended by extending cycles of the image clock signal respectively corresponding to the prescribed number of pixels on the scanning line in the main scanning direction by the laser light of the laser diode 43A.例文帳に追加

この補正では、レーザダイオード４３Ａのレーザ光による主走査方向の走査ライン上における所定数の画素にそれぞれ対応する画像クロック信号の周期を伸長することによって、所定数の画素に対応する画像ＰＷＭ信号の周期を伸長する。 - 特許庁

A count of an output clock RCK (=R13) is reflected on the frequency control data CD1 to CD12(c) and a correction delay time being a time required until the new frequency control data are produced is a time for one period of the reference signal PREF.例文帳に追加

そのため、出力クロックＲＣＫ（＝Ｒ１３）をカウントしてから、そのカウント値が周波数制御データＣＤ１〜ＣＤ１２（ｃ）に反映され、新たな周波数制御データが生成されるまでに要する時間である補正遅延時間ｔは、基準信号ＰＲＥＦの１周期分の時間になる。 - 特許庁

An RTC section 115 and a reference clock generating section 111 give signals to a base band section 117, which compares both the signals, and the base band section 117 feeds back the frequency error of the RTC calculated as a result of comparison to the RTC section 115, wherein the RTC correction is automatically carried out.例文帳に追加

ＲＴＣ部１１５及び基準クロック発生部１１１からベースバンド部１１７に信号を入力し、ベースバンド部１１７にて両者の比較を行い、比較結果として算出されたＲＴＣの周波数誤差をベースバンド部１１７がＲＴＣ部１１５にフィードバックし、ＲＴＣ補正を自動的に行う。 - 特許庁

A sample clock timing error measuring part 4 calculates the error direction and the error amount of a sample point by comparing the received IQ signals when ideally receiving known transmission preamble data with the IQ signals output by the A/D converter 2, and sets a phase correction value for correcting the calculated error to a phase shifter 5.例文帳に追加

サンプルクロックタイミング誤差測定部４は、既知の送信プリアンブルデータを理想的に受信した場合の受信ＩＱ信号と、Ａ／Ｄ変換器２により出力されたＩＱ信号を比較しサンプル点の誤差方向及び誤差の量を算出し、位相シフタ５に算出した誤差を補正する位相補正値を設定する。 - 特許庁

For a frequency correction value calculated by a timing estimation part 103, an AFC part 106 controls a reference signal oscillator 107 with high precision and then a virtual radio frame counter 113 operates with the clock generated by a PLL circuit part 111, so the cycle of the virtual radio frame is always shorter than the cycle of the radio frame.例文帳に追加

タイミング推定部１０３で算出した周波数補正値に対し、ＡＦＣ部１０６が高い精度で基準信号発振器１０７を制御すれば、仮想無線フレームカウンタ１１３はＰＬＬ部１１１で生成されたクロックで動作するので、仮想無線フレームの周期は無線フレームの周期に対して常に短くなる。 - 特許庁

When the temporal fluctuations caused by time inversion or skip occurrence is detected from reference time information from a reference clock 22 by a time-managing device 21, before the correction of system time, that time fluctuation information is reported from the time managing device 21 to plural pieces of terminal equipment PS1-2 to PSN-2.例文帳に追加

時刻管理装置２１にて基準時計２２からの基準時刻情報から時刻逆転もしくは飛び越し発生による時刻変動を検出すると、その時刻変動情報は、システム時刻の較正前に、時刻管理装置２１から複数の端末装置ＰＳ１−２〜ＰＳＮ−２に通知される。 - 特許庁

The image data stored in the two-dimensional image memory 40 are read by a read clock, corresponding to an NTSC processing generated by an image memory read correction 50, converted into an NTSC video signal by an NTSC encoder 60 and, e.g. a general home-use television receiver can display the image data.例文帳に追加

２次元画像メモリに格納された画像データは、画像メモリ読み出し制御回路５０で生成されるＮＴＳＣの操作に対応した読み出しクロックで読み出され、ＮＴＳＣエンコーダ６０でＮＴＳＣビデオ信号に変換され、たとえば一般家庭用テレビジョン受像機にて画像データを表示できる画像読み取り装置とする。 - 特許庁

The timing synchronizing circuit 13 is provided with a symbol boundary calculation circuit 43 for performing filtering to the correlation peak value of a guard interval and estimating a symbol boundary value Nx, a symbol boundary correction circuit 44 for calculating the clock phase error on the basis of the symbol boundary position Nx and a start flag generation circuit 45 for generating a start flag for an FFT operation.例文帳に追加

タイミング同期回路１３は、ガードインターバルの相関ピーク値に対してフィルタリングを行いシンボル境界値Ｎｘを推定するシンボル境界算出回路４３と、シンボル境界位置Ｎｘに基づきクロック位相誤差を算出するシンボル境界補正回路４４と、ＦＦＴ演算のためのスタートフラグを発生するスタートフラグ生成回路４５とを有している。 - 特許庁

In the controlling method for a dot marking device equipped with a solenoid valve type opening-closing mechanism using a solenoid coil, a dot interval at the present time point is measured from an actual state of discharge of a dot by a clock frequency and a set time of energizing of the solenoid coil is changed for correction, corresponding to the measured dot interval, so that the dot may have a substantially uniform diameter.例文帳に追加

ソレノイドコイルを用いた電磁弁式の開閉機構を備えるドットマーキング装置の制御方法であって、実際のドットの吐出状態から現時点のドット間隔をクロック周波数によって計測し、前記計測したドット間隔に対応して、前記ドットが略一定の径となるように前記ソレノイドコイルの設定通電時間を補正変更する。 - 特許庁

The division ratio of a voice reproduction timing signal is controlled in accordance with correction amount information corresponding to the difference in clock frequency between the voice reproduction timing signal to be a reference for reproducing a voice from the received voice packet and the reception timing of the received voice packet, and a reproduction request signal for reproducing the voice signal from the received voice packet is generated.例文帳に追加

受信した音声パケットから音声を再生するための基準となる音声再生タイミング信号と受信した音声パケットの受信タイミングとのクロック周波数差に対応する補正量情報に従って、音声再生タイミング信号の分周比を制御して、受信した音声パケットから音声信号を再生する再生要求信号を生成する。 - 特許庁

In the system, when normal transmission of time information 11 by an information means becomes unavailable, the time synchronizing device 1 informs of the effect, and the device 1 secures continuity of time, after the normal transmission of the time information becomes available by a correction clock generation part 8, and the time information 11 is supplied again from the time synchronization device 1 during continuous system operation.例文帳に追加

時刻同期化装置１が、通知手段によって正常に時刻情報１１を送信することができなくなった場合にその旨を知らせ、補正クロック生成部８によって正常に時刻情報を送信することができるようになった後の時刻の連続性を確保し、システムの運用継続中に再び時刻同期化装置１から時刻情報１１の供給を受ける。 - 特許庁

An error correction frame including a payload storing the data of low order group signals, a redundant byte storing a redundant code for correcting data error generated in the transmission line, and an overhead storing predetermined control information is generated for every a plurality of low order group signals using a common clock and then they are subjected to time sharing multiplexing.例文帳に追加

低次群信号のデータが格納されたペイロード、伝送路中で発生したデータ誤りを訂正するための誤り訂正用の冗長符号が格納された冗長バイト、及び所定の制御情報が格納されたオーバーヘッドを備えた誤り訂正用フレームを、共通のクロックを用いて複数の低次群信号毎にそれぞれ生成し、それらを時分割多重する。 - 特許庁

In this management system of the showcases 1 composed of the plurality of showcases 1 and the management device 2 for managing operating conditions of the showcases in a lump, the showcases 1 respectively comprise a time correcting section 100a for collecting a time of an incorporated clock section 102 according to the predetermined correction information 103a, when signals output at the same time are given to the showcases 1 from the management device 2.例文帳に追加

複数のショーケース１と、これらショーケース１の運転状態を一括して管理する管理装置２とからなるショーケース１の管理システムにおいて、ショーケース１は、管理装置２から各ショーケース１に同時刻に出力される信号が与えられた場合に、予め設定された補正情報１０３ａに従って内蔵する時計部１０２の時刻を補正する時刻補正部１００ａを備えている。 - 特許庁