「comparison buffer」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The class AB buffer amplifier has a comparator unit for comparing the input voltage with the output voltage on the output node, to generate the first and second signals from the comparison result.例文帳に追加

ＡＢ級バッファ増幅器は、入力電圧および出力ノードの出力電圧を比較し、その比較結果を第１および第２信号として発生させる比較部をさらに具備する。 - 特許庁

The detection unit outputs a regulation signal, according to a comparison result between a specific reference signal, corresponding to an input digital signal and an output voltage outputted from the buffer unit.例文帳に追加

検出ユニットは、入力デジタル信号に対応する特定参照電圧とバッファユニットから出力された出力電圧との比較結果にしたがって、調整信号を出力する。 - 特許庁

Source lines of a display device are driven by comparing first data for driving a first buffer associated with a first source line of the display device and second data for driving a second buffer associated with a second source line of the display device and selectively disabling the second buffer and then driving the second source line of the display device with the first buffer based on the comparison.例文帳に追加

ディスプレイ装置の第１ソースラインに連結される第１バッファをドライビングするための第１データとディスプレイ装置の第２ソースラインに連結される第２バッファをドライビングするための第２データとを比較し、選択的に第２バッファをディスエーブルした後、前記比較結果に基づいて、第２ソースラインを第１バッファを用いて駆動することによってディスプレイ装置のソースラインを駆動するソースラインドライバ回路である。 - 特許庁

The device is equipped with a line buffer section which stores the data inputted from the outside by each of the horizontal lines in synchronization with a horizontal synchronizing signal, at least one comparison section which compares the loads included in the horizontal lines stored into the line buffer section, and a data conversion section which corrects the data supplied to the horizontal lines by the load difference compared by the at least one comparison section.例文帳に追加

本発明は、外部から入力されるデータを水平同期信号に同期して水平ライン別に格納するラインバッファー部と、前記ラインバッファー部に格納された水平ラインに含まれたロードを比較する少なくとも一つの比較部と、前記少なくとも 一つの比較部により比較されたロード差により前記水平ラインに供給されるデータを補正するデータ変換部とを備える。 - 特許庁

The tempo display device is provided with: a tempo detecting section 10 which detects playing tempo; a tempo buffer 20 which stores detected tempo; a comparison section 30 which compares the detected tempo with previous tempo being stored; and a display section 40 which displays the comparison result of the previous tempo and the detected tempo.例文帳に追加

演奏テンポを検出するテンポ検出部１０と、検出されたテンポを記憶しておくテンポバッファ２０と、検出されたテンポと記憶されている従前のテンポとを比較する比較部３０と、従前のテンポと検出されたテンポとの比較結果を表示する表示部４０とを備えている。 - 特許庁

The impedance adjustment circuit for an NMOS array is provided with a comparison circuit that compares a division potential Vin by an external reference resistor and the NMOS array with a reference potential VREFn, and the NMOS array simulates the impedance of an output buffer circuit on the basis of a result of the comparison.例文帳に追加

ＮＭＯＳ用インピーダンス調整回路において、外部の基準抵抗及びＮＭＯＳアレイによる分圧電位Ｖｉｎと参照電位ＶＲＥＦｎとを比較する比較回路を設け、ＮＭＯＳアレイがこの比較結果に基づいて出力バッファ回路のインピーダンスをシミュレートするようにする。 - 特許庁

A revision number comparing part 32 compares the revision number of the alarm information stored in the buffer 34 with that of the part 33, and an alarm notification gate part 31 transfers the alarm information in the buffer 34 to the device 5 on the basis of the comparison results.例文帳に追加

リビジョン番号比較部３２は、メッセージバッファ３４に格納されたアラーム情報のリビジョン番号を最終リビジョン番号保存部３３のものと比較し、アラーム通知ゲート部３１は、その比較結果に基づいてメッセージバッファ３４中のアラーム情報をユーザインタフェース装置５に転送する。 - 特許庁

A comparison part 104 compares a transmission data string outputted from a buffer 103-1 with a transmission data string outputted from a buffer 103-2 and outputs a common data string part and a different data string part to a transmission bit selection part 105 as compared data strings.例文帳に追加

比較部１０４は、バッファ１０３−１から出力された送信データ列とバッファ１０３−２から出力された送信データ列とを比較し、比較データ列としてデータ列が共通する部分とデータ列が異なる部分を送信ビット選択部１０５に出力する。 - 特許庁

In a node related with control system operators f3 to f5, condition decision such as comparison is applied to data acquired from the first buffer ID 105 and the second buffer ID 106, and either a first connection destination node No103 or a second connection destination node No104 is selected as the next processing node.例文帳に追加

ｆ３〜ｆ５の制御系演算子に係るノードでは、第一バッファＩＤ１０５と第二バッファＩＤ１０６から得たデータを比較等の条件判定を行ない、次処理ノードとして第一連結先ノードＮｏ１０３あるいは第二連結先ノードＮｏ１０４を選択する。 - 特許庁

This bit number is selected according to a prescribed bit number required for a frame buffer and in order to keep precision within the bit numbers of individual values, the representation in a fixed point engine contains additional bits in comparison with the bit number of a color value to be sent to the frame buffer.例文帳に追加

このビット数は、フレーム・バッファによって必要とされる所定のビット数に従って選択され、各々の値のビット数内で精密度を維持するため、固定小数点エンジンの中の表示は、フレーム・バッファへ送られるカラー値のビット数と比較して追加のビットを含む。 - 特許庁

A scene change detection threshold is obtained depending on the residual capacity of the VBV buffer, a scene change detection value is compared to the scene change detection threshold, and it is determined whether the scene change has occurred in response to a result of comparison.例文帳に追加

ＶＢＶバッファの残量に応じてシーンチェンジ検出閾置を求め、シーンチェンジ検出値と前記シーンチェンジ検出閾置を比較し、該比較結果に応じてシーンチェンジが発生したか否かを判定をする。 - 特許庁

The command list control circuit 108 perform control to perform processing for storing the object data in the section buffer 103 and comparison processing by the comparator 105 in parallel with processing in the control circuit 102.例文帳に追加

コマンドリスト制御回路１０８は、制御回路１０２における処理と並行して、対象データをセクションバッファ１０３に格納する処理及び比較器１０５による比較処理を行うよう制御する。 - 特許庁

To provide a sound simulator or a music simulator including a reverberation simulator having a substantially reduced volatile storage, random access memory, or buffer size in comparison to conventional reverberation simulators.例文帳に追加

従来技術のリバーブシミュレータと比較して、揮発性記憶装置、ランダムアクセスメモリ、またはバッファのサイズが実質的に低減されたリバーブシミュレータを含むサウンドシミュレータまたはミュージックシミュレータを提供すること。 - 特許庁

And the number of stored cells is compared with a threshold preset for the queue, the threshold is dynamically changed according to a comparison result and the cell is stored in the common buffer based on the threshold after being changed.例文帳に追加

そして、蓄積セル数とキューに対してあらかじめ設定した閾値とを比較し、その結果に応じて閾値を動的に変更し、変更後の閾値に基づいて、共通バッファへのセルの蓄積を行う。 - 特許庁

A comparator 230 compares the buffer voltage with the reference voltage from a DC power supply 220, to generate high or low-level comparison voltage to apply the same to the positive electrode via a lead wire 161.例文帳に追加

比較器２３０は、当該バッファ電圧を直流電源２２０からの基準電圧と比較してハイレベル或いはローレベルの比較電圧を発生しリード線１６１を介し正側電極に印加する。 - 特許庁

Based on the result of the comparison by the above data determination circuit 108, an output data control circuit 109 outputs the information stored in each of the two or more memory cells through an output buffer 115.例文帳に追加

上記データ判定回路１０８の比較結果に基づいて、出力データ制御回路１０９は、複数のメモリセルの各々に記憶された情報を出力バッファ１１５を介して出力する。 - 特許庁

A variable comparing method filtering part 312 compares data specified by the comparison data position with the comparison data according to the comparing method and selectively passes the packet to a buffer memory 34 corresponding to the compared result while changing the conditions of plural sets stored corresponding to one packet and including plural different comparing methods.例文帳に追加

比較方法可変フィルタリング部３１２は、１つのパケットに対して記憶されている、異なる複数の比較方法を含む複数組の条件を変化させつつ、比較データ位置によって特定されるデータと比較データとを比較方法に従って比較し、比較結果に応じてパケットを選択的にバッファメモリ３４に通過させる。 - 特許庁

Also, the device comprises a control buffer 18 adjusting gain of the first and the second gain variable amplifiers based on a differential signal from an comparison-computing element 16 outputting a differential signal of output of the first and the second rectifiers, and offset of the differential signal is adjusted based on a detected result of the differential signal from the comparison-computing element 16.例文帳に追加

また、第１、第２の整流器の出力の差動信号を出力する比較演算器１６からの差動信号に基づき第１、第２のゲイン可変アンプのゲインを調整する制御バッファ１８を有し、比較演算器１６からの差動信号の検出結果に基づき当該差動信号のオフセットを調整する。 - 特許庁

The circuit 24 calculates error data from the image data after filter processing, applies binary processing to the pattern data as the comparison signal and stores error data after the binary processing to an error spread line buffer 25 when error spread processing is designated.例文帳に追加

誤差拡散処理が指定された場合、フィルタ処理後の画像データから誤差データを算出し、パターンデータを比較信号として２値化処理し、この２値化後の誤差データを誤差拡散ラインバッファ２５に蓄積する。 - 特許庁

Thus, in comparison with the case that the error is spread to the error buffer every time a gradation error takes place, the gradation errors can quickly be spread by the share of spreading the gradation errors by a prescribed number of pixels.例文帳に追加

こうすれば、階調誤差が発生する度に誤差バッファに拡散する場合に比べて、所定画素数分の階調誤差がまとめて拡散される分だけ、階調誤差を迅速に拡散することが可能となる。 - 特許庁

A plurality of signal probing front-end circuits 30 are mounted to correspond to the plurality of detection points, respectively, buffer-amplify the voltage at each detection point based on an enable timing signal, compare the buffer-amplified voltage with each reference voltage, digitize a comparison result into a binary digital output signal, and output it.例文帳に追加

複数の信号検出フロントエンド回路３０は複数の検出点３３に対応して設けられ、イネーブルタイミング信号に基づいて各検出点の電圧を緩衝増幅した後、緩衝増幅した電圧を各参照電圧と比較してその比較結果を２値デジタル出力信号にデジタル化して出力する。 - 特許庁

Image information can be transmitted at a data transfer speed appropriate to both a transmitting side and a receiving side, because the opposite terminal designates a maximum receiving buffer size (maximum receiving datagram buffer size), the data transfer speed is decided on the basis of comparison of the maximum receiving datagram buffer size with a specified value, and data are transferred in a burst transfer mode at the decided data transfer speed.例文帳に追加

画情報送信時、相手端末より最大受信バッファサイズ（最大受信データグラムバッファサイズ）が指定されており、その最大受信データグラムバッファサイズと特定値との比較に基づいて、データ転送速度を決定し、その決定したデータ転送速度でバースト転送モードのデータ転送を行うので、送信側、受信側双方に適切なデータ転送速度で、画情報を伝送することができるという効果を得る。 - 特許庁

In image processing for rendering a three-dimensional virtual space using perspective projection transformation and depth comparison by a Z buffer, firstly, polygons to be rendered in a rendering process are classified into a first-type polygon and a second-type polygon.例文帳に追加

透視投影変換およびＺバッファによる深度比較を用いて３次元仮想空間の描画を行う画像処理において、まず、一度の描画処理における描画対象のポリゴンを第１種ポリゴンと第２種ポリゴンに分類する。 - 特許庁

When the data are received by a shift register 36, the received data are compared with patterns R: 32 to 32n as preset data patterns in a comparison part 34 and the data and a pattern number as a code to indicate the data pattern are transmitted to a buffer managing part 14 by a cache control part 30.例文帳に追加

入力データを所定のデータパターンと比較し、入力データがデータパターンと一致した場合に、バッファメモリに該データパターンを示す符号を記録し、該符号に対応したデータを再生して出力するよう構成する。 - 特許庁

A charge pump 15 compares the average time of Hi interval between data L-DATA, latched by a latch clock L-CLK having the same frequency and the receiving data R-DATA, and delivers the comparison results to the data-adjusting buffer 14.例文帳に追加

チャージポンプ１５は、周波数が同一のラッチクロックＬ−ＣＬＫによってラッチされたラッチデータＬ−ＤＡＴＡと、受信データＲ−ＤＡＴＡとのＨｉ期間の平均時間を比較し、その結果をデータ調整バッファ１４に与える。 - 特許庁

The discriminating part 18 extracts a charge meter candidate from the gray multi-level image stored in the buffer 14, and collates it with a comparison parameter in a parameter table stored in a memory 19, and discriminates whether or not it is the charge meter.例文帳に追加

判別部１８は、バッファ１４に記憶されているグレイ多値画像から料金計器候補を抽出してメモリ１９に格納されているパラメータテーブルにある比較パラメータと照合し、料金計器であるか否かを判定する。 - 特許庁

In the PLL circuit where the frequency of an oscillated output is controlled in response to the result of phase comparison between a fed-back oscillation output and an input signal, an LPF 3 integrates the oscillated output and an output in response to the result of comparison between the integrated output and two threshold values of a Schmitt trigger buffer 6 is applied to a phase comparator circuit 1.例文帳に追加

フィードバックされる発振出力と入力信号との位相比較結果に応じて発振出力の周波数を制御するＰＬＬ回路において、発振出力をＬＰＦ３で積分し、この積分出力についてシュミットトリガ型のバッファ６の２つの閾値との比較結果に応じた出力を位相比較回路１に印加する。 - 特許庁

Since a data comparison means 206 confirms the matching between the serial data sent from the data transmission means 202 to the output buffer means 203 and the serial data sent from the output buffer means 203 to the serial port 201, the data processing unit 20 can detect the error of the transmission data caused by forced input of a noise to the serial port 201 or the like.例文帳に追加

ただし、データ送信手段２０２から出力バッファ手段２０３に伝送されるシリアルデータと、出力バッファ手段２０３からシリアルポート２０１に伝送されるシリアルデータとの、一致をデータ比較手段２０６が確認するので、シリアルポート２０１へのノイズの強制入力などによる送信データのデータエラーを検出できる。 - 特許庁

When the message buffer has already stored a plurality of transmission request messages, the message-handling section reads the messages as usual (step S002), repeatedly performs identifier comparison processing (step S003), and decides a message with the highest priority among the transmission request messages stored in the message buffer as a transmission candidate (step S005).例文帳に追加

メッセージバッファに複数の送信要求メッセージが既にストアされている場合は、メッセージハンドリング部は、従来どおりメッセージを読み出し（ステップＳ００２）、識別子を比較する（ステップＳ００３）処理を、繰り返し実行し、メッセージバッファにストアされた送信要求メッセージのうち最も優先度の高いメッセージを送信候補に決定する（ステップＳ００５）。 - 特許庁

The remaining data amount of a FIFO data buffer 10, which is obtained by subtracting a data amount transmitted by a speed change part 18 from a data amount inputted to the FIFO data buffer 10, is compared with a data amount which is transmitted with the speed change part 18 and, then a data rate judging part 15 judges the raising/reducing of a data rate according to the comparison result.例文帳に追加

ＦＩＦＯデータバッファ１０に入力されたデータ量から速度変換部１８により送出されたデータ量を減算し求められたＦＩＦＯデータバッファ１０の残データ量と、速度変換部１８により送出されたデータ量とを比較し、この比較結果に応じてデータレート判定部１５がデータレートの上げ下げを判断する。 - 特許庁

A line comparison part 103 inputs line data in the order of a block under consideration, and compares the line under consideration with the previously input line, and stores a flag showing matching/mismatching in a buffer memory 108 as identification information, and outputs it to an integration part 104.例文帳に追加

ライン比較部１０３は、着目ブロックから順にラインデータを入力し、着目ラインと直前に入力したラインとを比較し、一致、不一致を示すフラグを識別情報としてバッファメモリ１０８に格納し、統合部１０４に出力する。 - 特許庁

A comparison and computation mechanism 16 includes a buffer memory, accumulates data at each wavelength band obtained by the signal processing section 15, successively compares data in the same positional relationship, and detects only the matched identical data as the data of an acquisition image pattern.例文帳に追加

比較演算機構１６はバッファメモリを含み、信号処理部１５で得た各波長帯のデータを蓄積すると共に、それぞれ同じ位置関係のデータどうしを逐次比較していき、一致した同一データのみを取得画像パターンのデータとして検出する。 - 特許庁

If an address of data to be read out by the host system 1 is included in the addresses stored in the address comparison part 33, the host system 1 reads out the data to be read out not from the memory 4 but from the buffer part 37.例文帳に追加

ホストシステム１が新たに読み出そうとするデータのアドレスが、アドレス比較部３３がすでに格納しているアドレスに含まれている場合には、ホストシステム１は、新たに読み出そうとするデータを、メモリ４からではなく、バッファ部３７から読み出す。 - 特許庁

A phase adjustment circuit 31 gives a phase adjustment value Dp, a first number of stages correction value for correcting the delay time caused by the wiring from the first delay circuit 21 to the phase comparison circuit 22 of a master DLL circuit 11, and a second number of stages correction value for correcting the delay time caused by the input buffer circuit 33 and the output buffer circuit 34 of a slave DLL circuit 12.例文帳に追加

位相調整回路３１は、マスタＤＬＬ回路１１の第１遅延回路２１から位相比較回路２２までの配線によって生じる遅延時間を補正する第１段数補正値と、スレーブＤＬＬ回路１２の入力バッファ回路３３と出力バッファ回路３４によって生じる遅延時間を補正する第２段数補正値を位相調整値Ｄｐに付与する。 - 特許庁

This tri-state buffer circuit has only connection of one inverter at a position from a signal input node receiving an input signal to the gate of a MOS transistor(TR) driven by the input signal and a load when viewed from the signal input node is a load by three MOS TRs that is less than one MOS TR in comparison with a conventional tri-state buffer circuit.例文帳に追加

本発明に係るトライステートバッファ回路は、入力信号が入力される信号入力ノードから、入力信号により駆動されるＭＯＳトランジスタのゲートまでの間に、インバータ１個だけしか接続されておらず、信号入力ノードからみた負荷は、従来のトライステートバッファ回路と比較してＭＯＳトランジスタ１個分の負荷を軽減したＭＯＳトランジスタ３個分の負荷である。 - 特許庁

The method includes the steps of: storing a plurality of packets of an MPEG PES in a buffer; retrieving a stored packet from the buffer and parsing the retrieved packet to recover a time stamp; comparing the recovered time stamp to a time reference; and controlling decoding of data in the retrieved packet responsive to a result of the comparison of the recovered time stamp to the time reference.例文帳に追加

ＭＰＥＧ ＰＥＳの複数のパケットをバッファに貯蔵する段階と、バッファから貯蔵されたパケットを引き出す段階と、引き出されたパケットをパーシングしてタイムスタンプを復元する段階と、復元されたタイムスタンプと基準時間とを比較する段階と、復元されたタイムスタンプと基準時間の比較結果によって引き出されたパケットのデータをデコーディングすることを制御する段階とを含む。 - 特許庁

A payload unit start indicator comparison part 303 of a PID filter 202 compares the payload unit start indicators of TS packets on hardware, and when the TS packet is the top TS packet of the section, a buffer control part 203 writes the top TS packet of the section in a buffer 204, and executes key processing to the following TS packets of the section.例文帳に追加

ＰＩＤフィルタ２０２のペイロードユニット開始インジケータ比較部３０３がハードウェア上でＴＳパケットのペイロードユニット開始インジケータを比較し、当該ＴＳパケットがセクションの先頭のＴＳパケットである場合にのみ、バッファ制御部２０３はバッファ２０４に当該セクションの先頭のＴＳパケットを書き込み、当該セクションの以降のＴＳパケットについて鍵処理を行う。 - 特許庁

A semiconductor device comprises: a replica buffer 110 driving a calibration terminal ZQ; a reference potential generating circuit 200 generating a reference potential VREF; a comparator circuit 151 comparing a potential appearing at the calibration terminal ZQ with the reference potential VREF; and a control circuit 140 changing the output impedance of the replica buffer 110 based on the comparison result by the comparator circuit 151.例文帳に追加

キャリブレーション端子ＺＱを駆動するレプリカバッファ１１０と、基準電位ＶＲＥＦを生成する基準電位生成回路２００と、キャリブレーション端子ＺＱに現れる電位と基準電位ＶＲＥＦとを比較する比較回路１５１と、比較回路１５１による比較の結果に基づいてレプリカバッファ１１０の出力インピーダンスを変化させるコントロール回路１４０とを備える。 - 特許庁

The protection circuit 21 has a resistive component, and the protection circuit 21 lowers a level of second transistors at their high level terminals so as to reduce a current flowing through the second transistors in comparison with a high current flowing via first transistors at application of an ESD to the buffer circuit.例文帳に追加

保護回路２１は抵抗分を有し、この保護回路によって第２トランジスタの高電位側端子における電位が低くなり、ＥＳＤが加わったときに第１トランジスタを介して流れる大きな電流に対し、第２トランジスタに流れる電流が低減される。 - 特許庁

A first phase comparison circuit 20a compares a first intermediate signal X1 set to a target phase state with an Hϕ1 signal via an inverter 24a and strengthens the load drive capability of an output buffer 9a when the Hϕ1 signal is delayed.例文帳に追加

目標とする位相状態に設定された第１中間信号Ｘ１と、インバータ２４ａを介したＨφ１信号とを第１の位相比較回路２０ａで比較を行なって、Ｈφ１信号が遅延している場合には出力バッファ９ａの負荷駆動能力を強める。 - 特許庁

At the time of this comparison, when the amount of audio data stored on the buffer memory 17 is larger, the amount of data to be compared is increased and when it is smaller, the amount of data to be compared is decreased, thereby the continuity of the audio data is maintained and the sound flying or sound interruption is prevented.例文帳に追加

比較する際、バッファメモリ１７上に記憶されているオーディオデータの量が多いときは、比較するデータ量を多くし、少ないときは比較するデータ量を少なくすることにより、オーディオデータの連続性を保ち、音飛びや音切れを防止することができる。 - 特許庁

Further, a second phase comparison circuit 20b compares a second intermediate signal X2 set to a target phase state with an Hϕ2 signal via an inverter 24b and strengthens the load drive capability of an output buffer 9b when the Hϕ2 signal is delayed.例文帳に追加

また、目標とする位相状態に設定された第２中間信号Ｘ２と、インバータ２４ｂを介したＨφ２信号とを第２位相比較回路２０ｂで比較を行なって、Ｈφ２信号が遅延している場合には出力バッファ９ｂの負荷駆動能力を強める。 - 特許庁

When the amount of the packet data stored in the reception buffer 12 exceeds a threshold for discarding packet data, comparison means 13 extracts header information from packet data corresponding to an exceeding portion and outputs the header information as header information on the discarded packet data to a monitor terminal connected to the outside of the device.例文帳に追加

比較手段１３は、受信バッファ１２に格納されたパケットデータの量がパケットデータ廃棄用のしきい値を超えたとき超過分のパケットデータからヘッダ情報を抽出し、廃棄したパケットデータに関するものとして自装置の外部に接続されたモニタ端末に出力する。 - 特許庁

The high-frequency apparatus, having a plurality of PLL circuits, comprises a buffer amplifier BUF1 inserted between those PLL circuits A on the side of feeding a reference signal used for phase comparison and those PLL circuits B on the side to be fed with the reference signal.例文帳に追加

本発明では、ＰＬＬ回路を複数有する高周波装置において、位相比較に用いる基準信号の供給側となるＰＬＬ回路Ａと、基準信号の被供給側となるＰＬＬ回路Ｂとの間に、バッファアンプＢＵＦ１を挿入した構成としている。 - 特許庁

A filter coefficient selection part 7 performs a prescribed arithmetic operation to the image data for 3×3 pixels obtained from a line buffer 5, performs comparison with a threshold value and outputs signals for selecting the three kinds of vertical, horizontal and normal thinning filter coefficients corresponding to a luminance gradient direction to respective coefficient memories 8.例文帳に追加

フィルタ係数選択部７はラインバッファ５から得られた３×３画素分の画像データに対して所定の演算を行ない、閾値と比較して輝度勾配方向に応じた縦，横，通常の３種類の補間フィルタ係数を選択する信号を各係数メモリ８に出力する。 - 特許庁