「control array」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

Control clocks having different phases are distributed to a memory array divided into a plurality of banks BK1, BK2, the entry and processing of a retrieving key (reading and writing operation, retrieving operation) are performed with different phases.例文帳に追加

複数のバンクＢＫ１，ＢＫ２に分割したメモリアレイに異なる位相の制御クロックを分配して、異なる位相でエントリおよび検索キーの処理（読み書き動作、検索動作）を行う。 - 特許庁

When writing data to the first memory cell of the memory cell array, the control circuits 8 and 9 vary a writing level on the basis of write data which is to be written to a second memory cell adjacent to the first memory cell.例文帳に追加

制御回路８，９は、メモリセルアレイの第１メモリセルに書き込むとき、第１メモリセルに隣接する第２メモリセルに書き込む書き込みデータに基づき、書き込みレベルを変える。 - 特許庁

To provide a radar device and an array antenna, of which the phase control is easy even though the phase to be given to an antenna element arranged on a same coordinate at an original point and around the original point is complicated.例文帳に追加

原点及び原点近傍の同一座標上に配置されるアンテナ素子へ与える位相が複雑であっても、その位相制御が容易なレーダ装置及びアレーアンテナを提供する。 - 特許庁

In particular, when a standard cell is used, a gap space is used and a basic cell which is not used in a gate array is used to control a change in the whole layout to be a small partial change.例文帳に追加

特に、スタンダードセルを使う場合では隙間のスペースを使用し、ゲートアレイでは利用されなかった基本セルを使用し、全体のレイアウトの変更を僅かな部分変更で済ませる。 - 特許庁

The disk array device 1 used by the systems 20, 30 includes disk storage parts e1-e5 having disks, disk controllers dc1-dc6, and a division control management part 10.例文帳に追加

システム２０及び３０によって利用されるディスクアレイ装置１は、ディスクを有するディスク格納部ｅ１〜ｅ５と、ディスクコントローラｄｃ１〜ｄｃ６と、分割制御管理部１０とを備えている。 - 特許庁

The electronic device is provided with a data reception section that receives prescribed data externally and control sections 1 and 6 that write the prescribed data received by the data reception section to the field programmable gate array 7.例文帳に追加

外部から所定のデータを受信するデータ受信部と、このデータ受信部によって受信した所定のデータを、フィールドプログラマブルゲートアレイ７に書き込む制御部１，６とを備える。 - 特許庁

In the disk array device 110, a host device interface part 120 receives the command, and a control part 127 carries out command processing after waiting a load regulation waiting time.例文帳に追加

ディスクアレイ装置１１０では、ホスト装置インターフェース部１２０がコマンドを受け取り、制御部１２７が負荷調整待ち時間を待ち合わせ、制御部１２７がコマンド処理を実行する。 - 特許庁

To provide a semiconductor memory device or the like having excellent operation efficiency by eliminating the need of complicated control when executing refresh operation of a memory array divided into a plurality of banks.例文帳に追加

複数のバンクに分割されたメモリアレイに対するリフレッシュ動作を実行する際の複雑な制御を不要とし動作効率の良好な半導体メモリ装置等を提供する。 - 特許庁

An array control signal activating the sense amplifier is transmitted to the sense amplifier through a signal wiring LSA in accordance with output from the dummy bit line by a local sense activating circuit 16.例文帳に追加

ローカルセンス活性化回路１６によりダミービット線からの出力に応じて、センスアンプを活性化するアレイ制御信号が信号配線ＬＳＡを介してセンスアンプに伝送される。 - 特許庁

To provide a measurement/control apparatus capable of solving one or more problems related to use of an array of individually controllable elements, and/or a method related thereto.例文帳に追加

個々に制御可能な素子のアレイの使用に関する１つまたは複数の問題を解決することができる測定、制御装置、および／または関連した方法を提供すること。 - 特許庁

The phased array antenna 11 has a beam width W covering at least one semi-zenith satellite 2 when directed in the direction of zenith and can control orientation electrically.例文帳に追加

フェーズドアレイアンテナ１１は、天頂方向へ指向させたとき少なくとも１機の準天頂衛星２をカバーできるビーム幅Ｗを有し電気的に指向方向を制御可能である。 - 特許庁

To control a brightness (or transmittance) distribution characteristic without the need for high alignment accuracy between an array substrate and a counter substrate even in the case of adopting an MVA mode.例文帳に追加

ＭＶＡモードを採用した場合であっても、アレイ基板および対向基板間の位置合わせで高い精度を必要とせずに輝度（または透過率）分布特性を制御することを可能にする。 - 特許庁

To obtain an antenna system that generates multi-beams by means of digital beam forming that effectively utilizes limited hardware resources for the antenna system and can integrally control array antennas.例文帳に追加

限られた装置のハードウエア資源を有効に利用し、複数のアレイアンテナを統合的に制御することの可能なディジタルビームフォーミングによるマルチビームを形成するアンテナ装置を得る。 - 特許庁

In the electrooptical device, pixel electrodes (9a), TFTs (30) which switching control the electrodes, and data lines (6a) connected to the TFTs are provided on a TFT array substrate (10).例文帳に追加

電気光学装置は、ＴＦＴアレイ基板（１０）上に、画素電極（９ａ）と、画素電極をスイッチング制御するＴＦＴ（３０）と、このＴＦＴに接続されたデータ線（６ａ）とを備える。 - 特許庁

To easily control a sealing resin layer to a desired thickness in a lens array having a lens resin layer and the sealing resin layer and to prevent the edge part of the lens resin from crushing.例文帳に追加

レンズ樹脂層と封止樹脂層とを有するレンズアレイにおいて、容易に封止樹脂厚を所望の厚さに制御するとともにレンズ樹脂のエッジ部分が潰れることのないようにする。 - 特許庁

To provide an optical control type phased array antenna device, which is miniaturized and simple in assembly and regulation, by permitting separating frequencies and combining frequencies of a plurality of light beams through one set of wavelength combining and separating component.例文帳に追加

１つの波長合分波部品で複数光ビームの分波と合波を可能にすることで、小型で組立調整簡易な光制御型フェーズドアレーアンテナ装置を提供する。 - 特許庁

When the thermal head HD is fixed while inclining, corrective control is performed to form the dot pattern of next line by starting driving from an even array of recording elements.例文帳に追加

サーマルヘッドＨＤが傾斜した状態で装着されている場合、次のラインは偶数番目から記録素子列の駆動を開始してドットパターンを形成するように修正制御される。 - 特許庁

The control circuit includes a first transistor with a gate that is controlled by a reference signal, and a current mirror circuit that is coupled to drive a control line (column line, for example, ) in the array with a current for mirroring a current that passes through the first transistor.例文帳に追加

制御回路は基準信号に制御されるゲートを有する第１のトランジスタと、第１のトランジスタを通る電流をミラーする電流でアレイの制御線（たとえばコラム線）を駆動するように結合する電流ミラー回路とを含む。 - 特許庁

A switch for controlling the connection of a pair of bit lines and an input/output control circuit is provided at also an input/output control circuit CKT33 connected to only one group of pair of bit lines provided between a Y decoder YD and a memory array MA3.例文帳に追加

ＹデコーダＹＤとメモリアレイＭＡ３間に設けられた一組のビット線対のみに接続されている入出力制御回路ＣＫＴ３３にも、前記ビット線対と前記入出力制御回路との接続を制御するためのスイッチを設ける。 - 特許庁

A nonvolatile semiconductor memory device of one embodiment comprises: a memory cell array having a NAND cell unit, to which a plurality of memory cells are connected in series, and having the control gates of the plurality of memory cells connected to respective word lines; and a control circuit.例文帳に追加

一の実施の形態に係る不揮発性半導体記憶装置は、複数のメモリセルが直列接続されたＮＡＮＤセルユニットを有し、複数のメモリセルの制御ゲートがそれぞれワード線に接続されたメモリセルアレイと、制御回路とを備える。 - 特許庁

Following the relative positions detected by these sensors, the display image control 104 controls the light source array 101a to change the display content, constituting the image limited in the visually recognizable region by the light control element 101b.例文帳に追加

これらセンサにより検知された位置関係に応じて、表示映像制御装置１０４は、光線制御素子１０１ｂにより視認領域が制限された画像を構成する光の表示内容を変更するよう光源アレイ１０１ａを制御する。 - 特許庁

When the number of erasure stored in the erasure counting circuit 107 exceeds a predetermined number of times, a memory control circuit 103 controls a temperature control circuit 105 to increase the temperature of the memory cell transistor array 101 by a temperature increasing mechanism.例文帳に追加

消去回数カウント回路１０７に記憶された消去回数が予め定めた回数に達すると、メモリ制御回路１０３は温度制御回路１０５を制御して、温度上昇機構によってメモリセルトランジスタアレイ１０１の温度を上昇させる。 - 特許庁

The nonvolatile semiconductor storage device includes: a substrate 100; a control circuit layer 200a provided on the substrate 100; a support layer 300 provided on the control circuit layer 200a; and a memory cell array layer provided on the support layer 300.例文帳に追加

不揮発性半導体記憶装置は、基板１００と、基板１００上に設けられた制御回路層２００ａと、制御回路層２００ａの上部に設けられた支持層３００と、支持層３００の上部に設けられたメモリセルアレイ層とを備える。 - 特許庁

To improve precision in the optical phase delay control in an optical phase delay control device used for an optically controlled beam forming circuit for controlling the excitation amplitude phase of each element antenna in an array antenna, for example, in an optical region.例文帳に追加

例えばアレイアンテナにおける各素子アンテナの励振振幅位相の制御を光領域で行うための光制御型ビーム形成回路に用いる光位相遅延制御装置において、光位相遅延制御の高精度化を目的としている。 - 特許庁

In addition, if representative radio communication apparatus is determined, a radio communication apparatus except it can control the antenna array 2 by using a control signal from the representative radio communication apparatus, thus, processing of individual radio communication apparatus is simplified.例文帳に追加

また、代表的な無線通信装置を決めておけば、それ以外の無線通信装置は、代表的な無線通信装置からの制御信号を利用してアンテナアレー２を制御できるため、個々の無線通信装置での処理を簡略化できる。 - 特許庁

Specific length and width are given to the hairline arrangement position where it is decided that the hairline is arranged and within the range of the given length, a specific number of control points are set to generate a coordinate array of the control points, thereby generating data on the hairline pattern.例文帳に追加

そして、ヘアラインを配置すると判定したヘアライン配置位置に所定の長さ、幅を与え、その与えられた長さの範囲内に所定の個数の制御点をとって制御点の座標列を作成することによってヘアラインパターンのデータを作成する。 - 特許庁

In this invention, a voice recording means and a voice analysis unit are provided for further simplifying the well-known control array and for providing more flexibility for the use of the user, and a control unit controls the elevator according to an inputted voice command.例文帳に追加

本発明は、公知の制御配列をより簡易にし、ユーザーの使用に対してより柔軟性を持たせるため、音声記録の手段と音声解析ユニットを提供し、制御ユニットが入力された音声コマンドに従ってエレベータを制御する。 - 特許庁

In the disk array device of RAID 4 and 5, when a disk is degenerated, redundant data prepared by a device control part 2 are transferred to a battery backed-up memory 1a of a sub-system control part 1, and the redundant data are held on the memory until the writing is ended.例文帳に追加

ＲＡＩＤ４，５のディスクアレイ装置において、ディスク縮退時、デバイス制御部２で作成した冗長データを、バッテリバックアップされたサブシステム制御部１のメモリ１ａに転送し、書き込みが終了するまではメモリ上に冗長データを保持する。 - 特許庁

The array information processor 100 comprises a control part 102 such as a CPU for integrally controlling the whole array information processor 100, a communication control interface part 104 connected to a communication device such as a router connected to a telecommunication line, an input- output control interface part 108 connected to an input device 112 and an output device 114, and a storage part 106 for storing various databases and tables.例文帳に追加

配列情報処理装置１００は、配列情報処理装置１００の全体を統括的に制御するＣＰＵ等の制御部１０２、通信回線等に接続されるルータ等の通信装置に接続される通信制御インターフェース部１０４、入力装置１１２および出力装置１１４に接続される入出力制御インターフェース部１０８、および、各種のデータベースやテーブルを格納する記憶部１０６を備えて構成されている。 - 特許庁

The nonvolatile semiconductor memory device has a memory cell array in which electrically re-writable nonvolatile memory cells are arranged, a first register group 9-1 holding control data used for operation control, an adjusting data storing region storing adjusting data for finely adjusting the control data set in the memory cell array, and a second register group 9-2 holding the adjusting data read from the adjusting data storage region.例文帳に追加

不揮発性半導体記憶装置は、電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、動作制御に用いられる制御データを保持する第１のレジスタ群９−１と、前記メモリセルアレイ内に設定された、前記制御データを微調整するための調整データを記憶する調整データ記憶領域と、前記調整データ記憶領域から読み出された調整データを保持する第２のレジスタ群９−２と、を有する。 - 特許庁

With respect to a communication terminal performing downlink communication, the scheduling unit 122 determines that uplink communication with the communication terminal is to be performed when the DRS is used for the array transmission control, and determines whether or not uplink communication with the communication terminal is to be performed using the uplink priority of the communication terminal when the SRS is used for the array transmission control.例文帳に追加

スケジューリング実行部１２２は、下り通信を行う通信端末について、アレイ送信制御でＤＲＳが使用される場合には当該通信端末と上り通信を行うことを決定し、アレイ送信制御にＳＲＳが使用される場合には、当該通信端末についての上り優先度を使用して当該通信端末と上り通信を行うか否かを決定する。 - 特許庁

In a pixel drive control circuit section for drive controlling each of pixels of a pixel array section 2 via a level shifter circuit 33 to perform pixel signal readout, when pixel thinning signal readout is performed to select pixels in units of rows or columns from the pixel array section 2 and reading the pixel signals, a non-readout pixel row or a non-readout pixel column not to be selected by the thinning readout control is reset.例文帳に追加

画素アレイ部２の各画素をレベルシフタ回路３３を介して駆動制御して画素信号の読み出しを行う画素駆動制御回路部において、画素アレイ部２の行単位または列単位で選択し、画素信号の読み出しを行う間引き読み出し制御を行う場合に、この間引き読み出し制御によって選択されない非読出し画素行または非読出し画素列をリセットする。 - 特許庁

A variable delay circuit 7 provided in the local control circuit 3 is configured by connecting unit delay circuits whose delay value is controlled by a digital value in multi-stages, and produces various control signals supplied to a memory cell array 1 in timing by delaying the reference signal by a prescribed delay value denoted by the digital value of the delay control signal.例文帳に追加

ローカル制御回路３に設けた可変遅延回路７は、遅延値がディジタル値で制御される単位遅延回路を多段に接続して構成され、メモリセルアレイ１に供給する各種の制御信号を、前記基準信号を前記遅延制御信号のディジタル値が示す所定の遅延値だけ遅延したタイミングで生成する。 - 特許庁

Then, the CPU 141 of the main control part 140 transmits a command to a pattern control part 150 and the array of numeral patterns corresponding to the value of the table read in S63 is displayed at the 7-segment display device of the respective frames of a winning pattern combination display device 17 by the pattern control part 150 (S64).例文帳に追加

そして、主制御部１４０のＣＰＵ１４１は図柄制御部１５０に対してコマンドを送信して、この図柄制御部１５０によりＳ６３で読み込んだテーブルの値に対応する数字図柄の配列を入賞図柄組合せ表示装置１７の各マスの７セグメント表示器で表示させる（Ｓ６４）。 - 特許庁

This control method of laser oscillation is provided to control the intensity of excitation rays of light with which a liquid crystal cell is irradiated and the intensity of an external electric field to be applied to the crystal liquid cell so that it is possible to change the array status of liquid crystal molecules, and to control the presence of laser oscillation oscillating from the liquid crystal cell.例文帳に追加

上記課題は，液晶セルに照射する励起光の強度と、前記液晶セルに印加する外部電場の強度を制御することにより、液晶分子の配列状態を変化させ、液晶セルから発振されるレーザー発振の有無を制御する、レーザー発振の制御方法により解決される。 - 特許庁

A control circuit 40 generates various command for a memory cell array 30 in accordance with an internal command control signal and an internal address signal outputted by input switching circuits 50, 52, 54 for switching an input source of a command control signal and an address signal between external terminals 14, 16, 18 and a BIST circuit 100.例文帳に追加

コマンド制御信号およびアドレス信号の入力源を外部端子１４、１６、１８とＢＩＳＴ回路１００との間で切換えるための入力切換回路５０，５２，５４が出力する内部コマンド制御信号および内部アドレス信号に応じて、制御回路４０は、メモリセルアレイ３０に対する各種コマンドを生成する。 - 特許庁

In the optical wavelength multiplexing and branching device provided with an optical circuit which has an array waveguide grating 3 consisting of a plurality of channel waveguides, input side slab waveguides 2 connected to the array waveguide grating, and output side slab waveguides 5 connected to the array waveguide grating, the input side slab waveguides 2 or the output side slab waveguides 5 is provided with an approximately circular refractive index control region 55.例文帳に追加

複数のチャネル導波路からなるアレイ導波路回折格子３と、このアレイ導波路回折格子に接続される入力側スラブ導波路２と、アレイ導波路回折格子に接続される出力側スラブ導波路５とを有する光回路を備えた光波長合分波器において、入力側スラブ導波路２または出力側スラブ導波路５に概ね円形の屈折率制御領域５５を設けた。 - 特許庁

The radiograph photographing apparatus includes: a synchronization means for continuously driving a sensor array; an after-image correction means; and a control means, and the control means has a function of switching a correction parameter extract mode and an image reading mode.例文帳に追加

本発明の放射線画像撮影装置はセンサアレーを連続的に駆動するための同期手段と、残像補正手段と、制御手段とを備え、制御手段が補正パラメータ抽出モードと画像読み取りモードを切り換える機能を有することを特徴とする。 - 特許庁

This computer system performs power supply control in a gate array 42 based on an indication of an OS and a BIOS on an on mode with respect to a bay device 33 connected to a bay 32, and performs power supply control by an embedded controller 41 in a sleep mode and an off mode.例文帳に追加

コンピュータシステムでは、ベイ３２に接続されるベイデバイス３３に対し、オン・モードではＯＳおよびＢＩＯＳの指示に基づくゲートアレイ４２における電源コントロールを行ない、スリープ・モードとオフ・モードでは、エンベデッドコントローラ４１による電源コントロールを行なう構成とした。 - 特許庁

The current control mechanism is characterized in that it comprises metallic plates placed to upper and lower parts of a printed circuit board enclosing a current of a control object and an end edge of which acts like a short-circuiting plate and one equivalent metallic square prism tube or two comprising a narrow pitch via-hole array.例文帳に追加

電流制御機構部は、制御の対象となる電流を包み込むと同時に終端が短絡板となるようプリント基板の上下に配される金属面及び狭ピッチビアホール列による１つまたは２つの等価的な金属角筒管で構成される。 - 特許庁

This semiconductor storage 1000 is provided with a test mode setting circuit 6 which receives an external signal and can set plural test modes in serial, a voltage generating circuit 8, a column system control circuit 10, a row system control circuit 12, and a memory cell array 14.例文帳に追加

本発明に係る半導体記憶装置は、外部信号を受けて複数のテストモードをシリアルに設定することが可能なテストモード設定回路６、電圧発生回路８、コラム系制御回路１０、ロウ系制御回路１２、およびメモリセルアレイ１４を備える。 - 特許庁

The device comprises a variable wave length coherent light source 18 which emits a reference coherent beam and a wave length control circuit 17 which control the wavelength of the variable wavelength coherent light source 18 according to the position information of the regenerated signal light on the two-dimensional optical detector array.例文帳に追加

参照コヒーレントビームを出射する波長可変コヒーレント光源１８と、再生信号光の２次元光検出器アレイ２上での位置情報に基づいて波長可変コヒーレント光源１８の波長を最適に制御する波長制御回路１７とを備える。 - 特許庁

The column control circuit 2 and the raw control circuit 3 execute data write-in operation for applying voltage required for writing data in the memory cell of the memory cell array 1 and data erasing operation for applying data required for erasing of data to the other memory cell simultaneously.例文帳に追加

カラム制御回路２及びロウ制御回路３は、メモリセルアレイ１の一のメモリセルにデータの書き込みに必要な電圧を印加するデータ書き込み動作と、他のメモリセルにデータの消去に必要な電圧を印加するデータ消去動作とを同時に実行する。 - 特許庁

Further, the communication control device has a transmission control part 26 for controlling the ATM cell, which is to be transmitted at the PCR corresponding to the transmission time stored in the CAM array part 39, so as not to exceed the maximum burst size continuously transmissible at the PCR.例文帳に追加

通信制御装置は更に、ＣＡＭアレイ部３９に記憶された送出時刻に対応してＰＣＲで送信されるＡＴＭセルが、ＰＣＲで連続送信可能な最大バーストサイズ（ＭＢＳ）を超えないように制御する送信制御部２６を有する。 - 特許庁

A method for controlling the transmitting power comprises the steps of reducing a transmitting power control value of a down transmitting power controller 109 of a channel to a mobile station 502B immediately after a null control is completed, that is, after the null is formed for the station 502B by an array algorithm controller 105.例文帳に追加

アレイアルゴリズム制御部１０５による移動局５０２Ｂに対して、ヌル制御が完了した時点即ちヌル形成直後に、その移動局５０２Ｂに対するチャネルの下り送信電力制御部１０９の送信電力制御値を減少させる。 - 特許庁