「current node」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The secondary protection circuit releases the surge current to the power source system via a second node connected between the first node and the semiconductor integrated circuit in response to the trigger signal, whereby the surge voltage can be quickly suppressed near the semiconductor integrated circuit.例文帳に追加

二次保護回路がトリガ信号に応答して、第１ノードと前記半導体集積回路との間に接続された第２ノードを介してサージ電流を電源系統に逃がすことにより、半導体集積回路の近くでサージ電圧を速やかに抑制することができる。 - 特許庁

In the first switch circuit SW2, a current path is connected between a first voltage terminal to which a first voltage Vcc is applied and the first node Na, and a first transistor Q11 with high breakdown voltage is included for discharging an electric charge of the first node to the first voltage terminal.例文帳に追加

第１のスイッチ回路ＳＷ２は、第１の電圧Ｖｃｃが印加される第１の電圧端子と第１のノードＮａ間に電流通路が接続され、第１のノードの電荷を第１の電圧端子に放電する第１の高耐圧トランジスタＱ１１を含む。 - 特許庁

The current detecting circuit includes an input circuit which is connected to a current detection node of a circuit being an object of current detection and outputs a minus current flowing in the circuit as a plus voltage and the differential voltage circuit comparing the plus voltage output from the input circuit with the reference voltage and outputting a comparison result as a current detection signal.例文帳に追加

本発明の一実施の形態に係る電流検出回路は、電流検出対象となる回路の電流検出ノードに接続され、前記回路に流れるマイナス電流をプラス電圧として出力する入力回路と、前記入力回路から出力されるプラス電圧と基準電圧とを比較し、その比較結果を電流検出信号として出力する差動電圧回路と、を備える。 - 特許庁

At this time, a resistance R1 is provided, whereby a leak current IL 2 can be restricted when a node AC2 to be connected naturally to the ground side is connected to a voltage application side, or when a current passage P is formed by water drops or the like.例文帳に追加

この際、本来接地側に接続されるべきノードＡＣ２が電圧印加側に接続されてしまった場合に水滴等により電流経路Ｐが形成された場合に抵抗Ｒ１を設けておくことにより漏洩電流ＩＬ２を制限する。 - 特許庁

Reference circuits (A2, Q3, Q4) are provided with first and second resistive elements (RH, RL) for applying the reference current to the second input node (75) of the differential amplifier to provide a reference value to be compared with the sense current to determine the state of the memory cell (RM).例文帳に追加

基準回路(A2,Q3,Q4)は、差動増幅器の第2の入力ノード(75)に基準電流を加えるための第1と第2の抵抗素子(Ｒ_Ｈ,Ｒ_Ｌ)を備え、メモリセル(Ｒ_Ｍ)の状態を判定するためにセンス電流と比較される基準値を提供する。 - 特許庁

An organic electroluminescent apparatus includes: an organic electroluminescent element that emits light by a light quantity meeting the dimension of a driving current; and a drive transistor in which a gate is electrically connected to a first node while the gate and a source are electrically connected together to output an electric current flowing between a drain and the source as a driving current.例文帳に追加

有機ＥＬ装置は、駆動電流の大きさに応じた光量で発光する有機ＥＬ素子と、ゲートが第１ノードに電気的に接続されるとともに該ゲート及びソースが電気的に接続され、ドレイン・ソース間に流れる電流を前記駆動電流として出力する駆動トランジスタを備える。 - 特許庁

Increased driving current capacity is provided by many first boosting capacitors C400 coupled between a first supply node 414 and intermediate voltage (Vplate) and many second boosting capacitors C402 coupled between a second supply node 420 and intermediate voltage (Vplate).例文帳に追加

増加したドライビング電流能力は、第１供給ノード（４１４）と中間電圧（Ｖplate）の間に結合された多数の第１ブーストコンデンサ（Ｃ４００）、及び第２供給ノード（４２０）と中間電圧（Ｖplate）の間に結合された多数の第２ブーストコンデンサ（Ｃ４０２）により提供される。 - 特許庁

If a constant current source Is1 cannot follow and it does not change yet immediately after a signal Pen changes from L level to H level and a signal Nen changes from H level to L level, a node OUT remains at L level since a node P is still at H level.例文帳に追加

信号ＰｅｎがＬレベルからＨレベルに切り替わり信号ＮｅｎがＨレベルからＬレベルに切り替わった直後において、定電流源Ｉｓ１が追従しきれずまた切り替わっていない場合には、ノードＰは未だＨレベルのままであるので、ノードＯＵＴはＬレベルのままである。 - 特許庁

Immediately after a signal Pen changes from L to H level and a signal Nen changes from H to L level, if a constant current source Is1 has not been changed yet, a node OUT remains at L level since a node P is still at H level.例文帳に追加

信号ＰｅｎがＬレベルからＨレベルに切り替わり信号ＮｅｎがＨレベルからＬレベルに切り替わった直後において、定電流源Ｉｓ１が追従しきれずまた切り替わっていない場合には、ノードＰは未だＨレベルのままであるので、ノードＯＵＴはＬレベルのままである。 - 特許庁

The voltage of the internal node N1 of an inverter composed of a load transistor Lo1 and a driver transistor Dr1 connected to the bit line BL1 on the low voltage side is varied forcibly to evaluate a write operation margin using the current of the internal node N1 measured at that time.例文帳に追加

そして、その低電圧側のビット線ＢＬ１に接続された、ロードトランジスタＬｏ１とドライバトランジスタＤｒ１で構成されるインバータの、その内部ノードＮ１の電圧を強制的に変化させ、そのときに測定されるその内部ノードＮ１の電流を用いて書き込み動作マージンを評価する。 - 特許庁

When a clock signal stops at a high level, a node 107 is gradually discharged, and a P-channel MOS transistor 110 is gradually turned on, but no-through current will flow, because an N-channel MOS transistor 112 is turned off and a dynamic node 11 is charged.例文帳に追加

クロック信号がハイレベルで停止した場合、節点１０７は徐々に放電され、Ｐチャネル型ＭＯＳトランジスタ１１０は徐々にオンしていくが、Ｎチャネル型ＭＯＳトランジスタ１１２はオフしており、ダイナミック節点１１１への充電になるので貫通電流は流れない。 - 特許庁

A depression type FET 2 to which a voltage lower than the constant voltage Vdd by a threshold voltage or more is supplied to the gate is connected between the second node P2 and a third node P3, and the control signal fc is guided to both terminals of a current path of the FET2 by using resistors R7, R3, R6.例文帳に追加

第２のノードＰ２と第３のノードＰ３の相互間に一定電圧Ｖｄｄより閾値電圧分以上低い電圧がゲートに供給されたデプレション型のＦＥＴ２を接続し、抵抗Ｒ７、Ｒ３、Ｒ６によりＦＥＴ２の電流通路の両端に制御信号ｆｃを導いている。 - 特許庁

Thus, the voltage of a node N21 is controlled (when the gate voltage of the NMOS 43 is increased, the voltage between the drain electrode and the source electrode is decreased, and the voltage of the node N21 is decreased), and when the NMOS 42 is turned off, the starting circuit 40 and the reference current source 30 are disconnected.例文帳に追加

これにより、ノードＮ２１の電圧が制御（ＮＭＯＳ４３のゲート電圧が高くなると、ドレイン電極・ソース電極間電圧が下がってノードＮ２１の電圧が下がる。）し、ＮＭＯＳ４２がオフすることで、起動回路４０と基準電流源３０を切り離す。 - 特許庁

In the second switch circuit SW3, the current path is connected between a second voltage terminal to which a second voltage VH higher than the first voltage is applied and the first node, and a second transistor Q16 with high breakdown voltage is included for charging the electric charge to the first node from the second voltage terminal.例文帳に追加

第２のスイッチ回路ＳＷ２は、第１の電圧より高い第２の電圧ＶＨが印加される第２の電圧端子と第１のノード間に電流通路が接続され、第２の電圧端子から第１のノードへ電荷を充電する第２の高耐圧トランジスタＱ１６を含む。 - 特許庁

The fuse circuit includes: a fuse block configured to drive an output node through a current path including the fuse in response to a fuse enable signal; and a voltage detection block configured to detect the voltage level of the output node based on the critical voltage adjusted according to a test mode signal, thereby generating a fuse condition signal.例文帳に追加

ヒューズイネーブル信号に応じて、ヒューズを備える電流経路を介して出力端を駆動するヒューズ部と、テストモード信号に応じて調整される臨界電圧を基準として、前記出力端の電圧レベルを検出してヒューズ状態信号を生成する電圧検出部とを備える。 - 特許庁

To shorten redundancy switching time when a fault occurs and to realize a default gateway redundant system and a layer 2 redundant system by using a common protocol as to a node which functions as a current system or a standby system by being combined with another node and is capable of connecting first and second networks.例文帳に追加

他のノードと組み合わされて現用系又は予備系として機能し、第１ネットワークと第２ネットワークを接続するノードに関し、障害発生時の冗長化切り替え時間を短縮すること、また、デフォルト・ゲートウェイ冗長化方式とレイヤ２冗長化方式を共通のプロトコルで実現する。 - 特許庁

When the clock signal stops at a low level, a node 114 is gradually charged and an N-type MOS transistor 119 is gradually turned on, but no through-current will flow, because a P-channel MOS transistor 117 is turned off causing a dynamic node 118 to be discharged.例文帳に追加

クロック信号がローレベルで停止した場合、節点１１４は徐々に充電され、Ｎチャネル型ＭＯＳトランジスタ１１９は徐々にオンしていくが、Ｐチャネル型ＭＯＳトランジスタ１１７はオフしており、ダイナミック節点１１８からの放電になるので貫通電流は流れない。 - 特許庁

When the drive voltage Vi is smaller than the reference voltage ViL, a PMOS 61 is turned on to raise the drive voltage Vi of the node N6, and the constant current circuit 20N is inactivated.例文帳に追加

駆動電圧Ｖｉ＜基準電圧ＶｉＬのときは、ＰＭＯＳ６１がオンとなってノードＮ６の駆動電圧Ｖｉを引き上げると共に、定電流回路２０Ｎの動作が停止する。 - 特許庁

The collectors of Q6 and Q10, which are the outputs of first and second current mirror circuits, are mutually connected and connected to the node of an optional amplifier circuit and a reference power supply line 6 as well.例文帳に追加

第１及び第２カレントミラー回路の出力であるＱ６およびＱ１０のコレクタは互いに接続され、演算増幅回路と基準電源線６との節点にも接続される。 - 特許庁

When a control signal Enable changes from Lo to Hi, a VGn node is charged with a reference current IREF and a charge kept in a capacitor C1 when the control signal Enable is Lo.例文帳に追加

制御信号EnableがＬｏからＨｉに切り替わるとき、ＶＧｎノードは基準電流ＩREFと、制御信号EnableがＬｏであるときにコンデンサＣ１に保持されていた電荷とによって充電される。 - 特許庁

The exemplary input buffer circuit comprises two differential pairs of transistors configured in a back-to-back arrangement and sharing a common node, thus resulting in small current requirements.例文帳に追加

例示的入力バッファ回路は、バックツーバックに配置され、コモンノードを共有するように構成されるトランジスタの２つの差動ペアを含み得、結果として、電流の要求量がより少なくなる。 - 特許庁

NAND gate circuits G1-G4 share an n-type MOS field effect transistor N2 having a current path connected between a node Q where a signal appears and the ground VSS.例文帳に追加

否定的論理積ゲート回路Ｇ１〜Ｇ４は、信号が現れるべきノードＱとグランドＶＳＳとの間に電流経路が接続されたｎ型ＭＯＳ電界効果トランジスタＮ２を共有する。 - 特許庁

To provide a voltage bias circuit in which a time for varying a voltage of prescribed node giving a bias voltage from high voltage to a power source voltage can be shortened, and also a current consumption can be reduced.例文帳に追加

バイアス電圧を与える所定のノードを高電圧から電源電圧に変化させる際の時間を短縮でき、且つ消費電流も削減できる電圧バイアス回路を提供する。 - 特許庁

A current larger than that flowing into the pnp transistor QP4 does not flow into the pnp transistor QP3, and a potential at the node N5 becomes larger than (Vcc to Vbe).例文帳に追加

ＰＮＰトランジスタＱＰ３にはＰＮＰトランジスタＱＰ４に流れる電流よりも大きな電流は流れないので、ノードＮ５における電位は（Ｖｃｃ−Ｖｂｅ）よりも大きくなる。 - 特許庁

After the lapse of a certain time since the division processing of a graph, a threshold managing part 35 makes a load managing part 34 calculate the weight of a new node and the weight of a new edge based on a current parameter.例文帳に追加

グラフの分割処理からある時間の経過後に、閾値管理部３５が、新ノードの重みおよび新エッジの重みを現在のパラメータに基づいて負荷管理部３４に計算させる。 - 特許庁

A pad giving a power source potential to a path in which a current is made to flow forward a ground node through a fuse element is provided independently separating from a pad giving a power source potential to the other circuit.例文帳に追加

ヒューズ素子を介して接地ノードに向けて電流が流れ込む経路に対して電源電位を与えるパッドを他の回路に電源電位を与えるパッドと分離して独立に設ける。 - 特許庁

To conduct fault recovery having compatibility with a current BLSR loopback operation that can exclude a delay in a BLSR node recovery path in a two-way multiplex section switch ring transmission system.例文帳に追加

双方向多重セクションスイッチリング伝送システムにおいて、ＢＬＳＲノード回復路に伴う遅延を排除でき、現在ＢＬＳＲループバック動作と互換性のある障害回復を行う。 - 特許庁

A load current generation part 11 included in the high-voltage circuit part 1 is constituted of serially connected PMOS transistors QP1 and QP2 between a high power supply voltage VP and the node N1.例文帳に追加

高電圧回路部１内の負荷電流発生部１１は高電源電圧ＶＰ，ノードＮ１間に直列接続されたＰＭＯＳトランジスタＱＰ１及びＱＰ２より構成される。 - 特許庁

Hence, a potential is stably kept over a long period by suppressing leak of current from the node, and a malfunction of the pulse signal output circuit is prevented.例文帳に追加

これによって、該ノードからの電流のリークを抑制して、長期間にわたって安定して電位を保持することが可能となり、パルス信号出力回路の誤作動を防止することができる。 - 特許庁

One pole of an AC power supply 1 is connected to an AC input node 3A of a rush current suppressing circuit 3 through a switch SW and primary winding 21 wound to a core 2.例文帳に追加

交流電源１の一方の極は、スイッチＳＷとコア２に巻回された１次巻線２１とを介して突入電流抑制回路３の交流入力節点３Ａに接続される。 - 特許庁

While the output signal S1 is supplied, the charging circuit 13 connects a constant current source PS1 and a capacitor C1 and boosts a voltage V1 of a connecting node ND1.例文帳に追加

充電回路１３は、出力信号Ｓ１が供給されている間、定電流減ＰＳ１とコンデンサＣ１とを接続し、接続ノードＮＤ１の電圧Ｖ１を上昇させる。 - 特許庁

Between the first resistor 136 and the first output current source circuit 124, a first voltage reference output node N3 is disposed for generating a first reference voltage Vref1.例文帳に追加

第１の抵抗器１３６と第１の出力電流源回路１２４との間に、第１の基準電圧Ｖｒｅｆ１を生成する第１の電圧基準出力ノードＮ３が配置される。 - 特許庁

To provide a method for manufacturing a capacitor of a semiconductor element by which leakage current due to a gap generated by damaging a spacer of a storage node plug side wall by etching.例文帳に追加

エッチングによってストレージノードプラグ側壁のスペーサが損傷されて発生した隙間による漏洩電流を防止できる半導体素子のキャパシタ製造方法を提供すること。 - 特許庁

To provide a method for forming a capacitor in which a step for forming the conductive layer for a storage node electrode can be simplified and a high capacitance and a low leak current can be realized.例文帳に追加

ストレージノード電極用導電層の形成工程を単純化でき、高いキャパシタの容量と低いリーク電流を実現することができるキャパシタの形成方法を提供する。 - 特許庁

The switched current source includes a differential amplifier, a voltage amplifier 135, and a capacitor 140 which compensates the frequency response of feedback amplifiers and stores the potential of a node during transition.例文帳に追加

スイッチト電流源は、差動増幅器と、電圧増幅器１３５と、フィードバック増幅器の周波数応答を補償し、遷移中のノードの電位を保持するコンデンサ１４０とを含む。 - 特許庁

When a signal output line 44 is disconnected, the voltage of a node N2 is fixed to 0V by action of a constant-current circuit 54, and a disconnection detection signal Sb comes to L level (disconnection).例文帳に追加

信号出力線４４が断線すると、定電流回路５４の作用によりノードＮ２の電圧が０Ｖに固定され、断線検出信号ＳｂはＬレベル（断線）になる。 - 特許庁

Also, the phase compensation capacitor element C1 is connected to the connection node N5 of the constant current source MP21 and the transistor MP23 at one end, and connected to the output terminal OUT at the other end.例文帳に追加

又、位相補償容量Ｃ１は、一端が定電流源ＭＰ２１とトランジスタＭＰ２３との接続ノードＮ５に接続され、他端が出力端子ＯＵＴに接続される。 - 特許庁

Thereby, electrical potential can be stably kept over a long period by suppressing leakage of current from the node, and erroneous operation of the pulse signal output circuit can be prevented.例文帳に追加

これによって、該ノードからの電流のリークを抑制して、長期間にわたって安定して電位を保持することが可能となり、パルス信号出力回路の誤作動を防止することができる。 - 特許庁

When the potential of the input signal exceeds the potential level of a limit voltage, current is supplied to a resistor 1 and the potential level of a node N1 is controlled not to exceed the limit voltage.例文帳に追加

入力信号の電位がリミット電圧の電位レベルを超える場合には、抵抗１に電流を供給させてノードＮ１の電位レベルがリミット電圧を超えないように制御する。 - 特許庁

To provide a semiconductor memory device in which dispersion of read-out current can be suppressed using a memory cell having one transistor structure in which a floating channel body is a storage node.例文帳に追加

フローティングのチャネルボディを記憶ノードとする１トランジスタ構造のメモリセルを用いて、読み出し電流のばらつきを抑制することを可能とした半導体メモリ装置を提供する。 - 特許庁

The voltage Vc1 meeting the data current Idata is generated in a node N and is held in a holding capacitor C 1 and is applied to the gate of the driving transistor Trd.例文帳に追加

このデータ電流Ｉｄａｔａに応じた電圧Ｖｃ１がノードＮに発生して、保持用キャパシタＣ１に保持されるとともに、駆動トランジスタＴｒｄのゲートに印加される。 - 特許庁

Moreover, a recommended route up to an intersection node out of the extracted intersection nodes, which enables the user to arrive from the current position with a minimum cost, is searched for by using a map database 51.例文帳に追加

また、地図データベース５１を用いて、抽出した交差点ノードのうち現在地から最小のコストで到達することのできる交差点ノードまでの推奨経路を探索する。 - 特許庁

A bit transition point extraction circuit device includes: a predetermined current-source transistor; a transistor pair biased to the current-source transistor and connected with a source with a differential non-zero recovery input signal applied thereto from the outside; a capacitor connected to the transistor pair and the current-source transistor to set the voltage of an output node of the current-source transistor constant.例文帳に追加

本発明のビット遷移点抽出回路装置は、所定の電流源トランジスタと、前記電流源トランジスタにバイアスされ、外部から差動非ゼロ復帰入力信号が印加されるソースが接続されたトランジスタ対と、前記電流源トランジスタの出力ノードの電圧が一定になるように前記トランジスタ対および前記電流源トランジスタに接続されたキャパシタとを含む。 - 特許庁

Then, on the basis of the result of the comparison by the comparator 10a, either a switch SW5 or a switch SW7 is turned on, and thereby either a charging circuit with a constant current source 15 or a discharging circuit with a constant current source 16 is connected to a node N12.例文帳に追加

そして、コンパレータ１０ａによる比較の結果に基づいてスイッチＳＷ５，ＳＷ７の一方がオンされることにより、定電流源１５を有する充電回路及び定電流源１６を有する放電回路の一方がノードＮ１２に接続される。 - 特許庁

The stable and process-independent RC time constant for the precise frequency response of automatic tuning is generated by using a feedback loop, which uses a voltage-control type resistor forcibly making a current equal to a reference current flow through an output node.例文帳に追加

自動同調における精密周波数応答のための安定な処理独立性ＲＣ時定数が、出力ノードを介して基準電流に等しい電流を強制的に流す電圧制御型抵抗器を使用するフィードバックループを使用して発生される。 - 特許庁