「current node」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

In the provided current measurement method, a predetermined potential is given to a first terminal of an electric element which has the first terminal and a second terminal, the amount of potential fluctuation at a node connected to the second terminal is measured, and a value of current flowing between the first terminal and the second terminal of the electric element is calculated on the basis of the amount of potential fluctuation.例文帳に追加

第１端子と第２端子を有する電気素子の、第１端子に所定の電位を与え、第２端子と接続されるノードの電位の変化量を測定し、電位の変化量から、電気素子の第１端子と第２端子との間を流れる電流値を算出する、電流測定方法である。 - 特許庁

When a management table operating part 13 receives a fault occurrence notification of the current path from a node, the management table operating part 13 prepares an alternate path management table 153 having preliminary connection information constituting an alternate path corresponding to the current path where the fault occurs on the basis of the preliminary connection information 151 and registers the alternate path management table 153 in the storing part 15.例文帳に追加

管理テーブル操作部１３は，現用パスの障害発生通知をノードから受信すると，障害が発生した現用パスに対応する迂回経路を構成する予備接続の情報を有する迂回経路管理テーブル１５３を予備接続情報１５１に基づいて作成し，記憶部１５に登録する。 - 特許庁

Even when generation of the clock is permitted, when pulse width of the write signal WRX is shorter than the prescribed pulse width, a current of a current value in which boosting voltage VPP does not reach the write voltage of the nonvolatile memory device flows from an output node NQ to a VSS side.例文帳に追加

リミッタ回路６０は、クロック生成が許可された場合にも、書き込み信号ＷＲＸのパルス幅が所与のパルス幅よりも短い場合は、不揮発性メモリ装置の書き込み電圧に昇圧電圧ＶＰＰが達しないようにする電流値の電流を、出力ノードＮＱからＶＳＳ側に流す。 - 特許庁

When the MOS transistor M2 is in an operational state, the electric potential of a node B is decreased by a current mirror circuits 16 and 13 to make the other MOS transistor M1 off state, by detecting the voltage between the gate and the source of the MOS transistor M2 with a transistor M4 and generating a detection current Idct2 flowing through a resistor element R2.例文帳に追加

またＭＯＳトランジスタＭ２が動作状態にあるときは、そのゲート〜ソース間電圧をトランジスタＭ４で検出し、抵抗素子Ｒ２に流れる検出電流Ｉｄｃｔ２を生成することで、カレントミラー回路１６，１３によりノードＢの電位を下げて他方ＭＯＳトランジスタＭ１をオフ状態とする。 - 特許庁

The input buffer circuit is provided with a differential amplifier 21 that generates an output signal to an output node in response to an input signal and a reference voltage, a current supply means 23 to reduce a leading time of the output signal of the differential amplifier 21, and a current discharge means 25 that reduces a trailing time of the output signal of the differential amplifier 21.例文帳に追加

入力信号と基準電圧に応答して出力ノードに出力信号を発生する差動増幅器と、差動増幅器の出力信号の立上り時間を縮めるための電流供給手段と、差動増幅器の出力信号の立下り時間を縮めるための電流排出手段とを具備する。 - 特許庁

The CMOS image sensor comprises a current source for decreasing constant a voltage of a photo-diode node, a comparator for comparing the output of an amplifier end to a reference voltage and controlling the current source to reset a photo-diode, and a memory for storing a digital value of the reference voltage.例文帳に追加

ＣＭＯＳイメージセンサーのリセット動作時に発生するリセット雑音、検出回路の特性差により発生する固定パターン雑音、及び以前の映像信号の強度が出力信号に影響を与えるイメージラグなどをリセット電圧を制御することによって減少させ、高い信号対雑音比を得ることができる。 - 特許庁

The current source includes a resistor R having one end connected to a first power source node VSS, and a depression type transistor TR in which the other end of the resistor R is connected to a source and the first power source node VSS is connected to a gate, wherein the threshold voltage of the transistor TR has negative temperature characteristics and the resistance value of the resistor R has positive temperature characteristics.例文帳に追加

電流源は、一端が第１の電源ノードＶＳＳに接続される抵抗Ｒと、ソースに抵抗Ｒの他端が接続され、ゲートに第１の電源ノードＶＳＳが接続されるデプレッション型のトランジスターＴＲとを含み、トランジスターＴＲのしきい値電圧は負の温度特性を有し、抵抗Ｒの抵抗値は正の温度特性を有する。 - 特許庁

The display driver further includes a test circuit 16 that is provided between the gradation data register circuit 14 and the gradation voltage selector circuit 18, the test circuit 16 connecting at least a part of a plurality of bit lines among bit lines provided between both of the circuits through a common node in a test mode, so as to perform failure detection based on a value of current that flows in the common node.例文帳に追加

さらに、階調データレジスタ回路１４と階調電圧セレクタ回路１８との間に設けられ、テストモード時において、両回路間に設けられたビット線に含まれる少なくとも一部の複数ビット線を共通ノードを介して互いに接続し、この共通ノードを流れる電流値に基づいて故障検出を行うテスト回路１６を備える。 - 特許庁

A constant voltage generating circuit 30 is constituted of a Wilkinson type current mirror circuit, a node N 32 on this negative feedback loop is used for a voltage source outputting a constant voltage S32 and connected to a bias supply line 35.例文帳に追加

定電圧生成回路３０をウイルソン型カレントミラー回路で構成し、この負帰還ループ上のノードＮ３２を、定電圧Ｓ３２を出力する電圧源として使用し、このノードＮ３２をバイアス供給配線３５に接続している。 - 特許庁

An induced electromotive force is generated at the inductor by a current that is generated at a switching time of the level converting circuit, and a potential at the first node in the level converting circuit is temporarily decreased by the induced electromotive force at the inductor and is elevated thereafter.例文帳に追加

レベル変換回路のスイッチング時に発生する電流によってインダクタに誘導起電力が発生し、レベル変換回路の第１ノードの電位は、インダクタの誘導起電力により、一時的に下がった後、上昇する。 - 特許庁

A geographic position dependent routing mechanism 240 is coupled to the position determination module 220 and the communication mechanism 230 for receiving message and the position of the current node, and based thereon, for transmitting the message and discarding the message.例文帳に追加

地理的な位置に依存する経路指定機構２４０は位置決定モジュール２２０および通信機構２３０に結合され、メッセージおよび現在のノードの位置を受信し、それらに基づいて、メッセージを送信するか廃棄するかする。 - 特許庁

In the input buffer circuit 21, the threshold value changing circuit is activated at the time of a test mode, current quantity of the N channel MOS transistor 215 is increased, voltage of a node N1 is increased, and the reference voltage VREF is changed equivalently.例文帳に追加

入力バッファ回路２１は、テストモード時閾値変更回路が活性化され、ＮチャネルＭＯＳトランジスタ２１５の電流量を増加させてノードＮ１の電圧を増加させ、基準電圧ＶＲＥＦを等価的に変化させる。 - 特許庁

When a control circuit charges and discharges bit lines through the virtual power source node, the circuit charges and discharges bit lines by controlling gate voltage of the PMOS and the NMOS transistors to restrict a generated peak current.例文帳に追加

制御回路は、仮想電源ノードを通じてビットラインをチャージしたり、ディスチャージたりする時、発生するピーク電流を制限するために、ＰＭＯＳ及びＮＭＯＳトランジスタのゲート電圧を制御してビットラインをチャージしたり、ディスチャージしたりする。 - 特許庁

A status estimation calculating means 141 calculates status estimation for calculating the current and voltage of the distribution system at each node by using the measurement/set value data based on the distribution system data stored in a data storage means 12.例文帳に追加

状態推定計算手段１４１は、データ記憶手段１２に保存された配電系統データに基づき、計測／設定値データを用いて、配電系統上の各ノードの電流と電圧を算出する状態推定計算を行う。 - 特許庁

When the IN is transited to 'L' level from 'H' level, although an undershoot may arise in a node NDE1 used as the drain via a parasitic capacitance (C_GD) of an NMOS transistor MNH1, it is suppressed by current I1 from the MN4.例文帳に追加

ＩＮが‘Ｈ’レベルから‘Ｌ’レベルに遷移した際には、ＮＭＯＳトランジスタＭＮＨ１の寄生容量（Ｃ_ＧＤ）を介して、そのドレインとなるノードＮＤＥ１にアンダーシュートが生じ得るが、それをＭＮ４からの電流Ｉ１によって抑制する。 - 特許庁

To perform on-line execution by preparing optimum operational procedures of a switching device and a voltage regulation apparatus so that both of the current and voltage of a distribution system at each node may fall within a proper range, and attain optimum operation of the distribution system.例文帳に追加

配電系統の各ノードの電流・電圧が共に適正範囲内となるような開閉器および電圧調整機器の最適な操作手順を作成してオンラインで実行可能とし、配電系統の最適な運用を可能にする。 - 特許庁

A first-stage differential circuit includes R5 and TR7 connected in series, R6 and TR8 connected in series, and a constant current source Ir9 connected to a common emitter node thereof between a power supply and a ground.例文帳に追加

第１段の差動回路は、電源とアースの間に存する、直列接続されたＲ５およびＴＲ７と、直列接続されたＲ６およびＴＲ８と、その共通エミッタ接続点に接続された定電流源Ｉｒ９で構成される。 - 特許庁

Therefore, during said period of time, a gate voltage of the access transistor MAB becomes low and a value of current flowing to the access transistor MAB also becomes small in comparison with conventional cases, so that the increase in the potential of the memory node NB is reduced.例文帳に追加

従って、この期間においては、従来の場合に比べて、アクセストランジスタＭＡＢのゲート電圧は低くなりアクセストランジスタＭＡＢに流れる電流値も小さくなるので、記憶ノードＮＢの電位の上昇は小さくなる。 - 特許庁

The drive circuit 5A differentially switches the resistor generating the drive voltage Vbias and the pull-up resistor compensating the power supply node Nd potential falling depending on the cell current, by using the first and second resistors R1, R2.例文帳に追加

駆動回路５Ａは、駆動電圧Ｖbiasが発生する電圧発生抵抗と、セル電流に応じて低下する給電ノードＮｄの電位を補償するプルアップ抵抗とを、第１抵抗Ｒ１と第２抵抗Ｒ２で差動的に切り替える。 - 特許庁

The charge pump further includes a second input transistor operable to receive a down (DN) signal and, in response to receiving the DN signal, transmit a second corresponding output current from a negative power supply to the output node.例文帳に追加

このチャージポンプは、ダウン（ＤＮ）信号を受け取り、そのＤＮ信号の受け取りに応答して、第２の対応する出力電流を負の電源から出力ノードに送るように動作可能な第２の入力トランジスタをさらに含む。 - 特許庁

A charge pump includes a first input transistor operable to receive an up (UP) signal and in response to receiving the UP signal, transmit a corresponding output current from a positive power supply to an output node.例文帳に追加

一実施形態によるチャージポンプは、アップ（ＵＰ）信号を受け取り、そのＵＰ信号の受け取りに応答して正の電源から出力ノードに対応する出力電流を送るように動作可能な第１の入力トランジスタを含む。 - 特許庁

To provide collaboration among two or more nodes that reduces multiple re-synchronization preambles, minimizes energy consumption at each node, and utilizes the residual clock synchronization period remaining after data communication is completed in the current communications frame.例文帳に追加

多数ある再同期プリアンブルを減らし、各ノードにおける電力消費を最小にし、データ通信が現通信フレームで完了した後の残余クロック同期期間を利用する、２つ以上の送受信ノード間におけるコラボレーションを提供する。 - 特許庁

A characteristic bipolar transistor in a floating body transistor increases the effective capacitance of the floating body, which works as a storage node and thereby increases the intensity of a discharge current during read operation which represents the stored information bits.例文帳に追加

フローティング・ボディ・トランジスタ内にある固有バイポーラ・トランジスタは、記憶ノードとして働くフローティング・ボディの実効キャパシタンスを増加させ、それによって、記憶された情報ビットを表す、読取り動作中の放電電流の強さを高める。 - 特許庁

Precharged electric charges of the capacitor C1 while IN is high level, accelerates the elevation of a node N2 while IN changes into low level, and a slew rate is controlled depending on a current Ip of the MP2 and gate MOS capacitance C2 of the MN3.例文帳に追加

ＩＮがハイレベルの期間の容量Ｃ１のプリチャージ電荷がＩＮのローレベル変化時のノードＮ２の上昇を高速化して、ＭＰ２の電流ＩｐとＭＮ３のゲートＭＯＳ容量Ｃ２とによりスリューレートが制御される。 - 特許庁

To provide a semiconductor storage device enabling reduction of through-current and high-speed access by changing over a pre-charge path to a sense node and a bit line according to the polarity of read-out data in mask ROM.例文帳に追加

マスクＲＯＭにおいて、読み出しデータの極性に応じてセンスノードおよび、ビット線へのプリチャージ経路を切り替えることで、貫通電流を削減するとともに高速アクセスを可能にする半導体記憶装置を提供する。 - 特許庁

This bias circuit is provided with: a voltage stabilizing part connected from a control voltage input terminal through a current limiting resistance to a ground potential; an emitter follower for bias supply whose base is connected through the resistance to a node between the current limiting resistance and the voltage stabilizing part; and a current limiting part connected between the base and emitter of the emitter follower for bias supply.例文帳に追加

本発明のバイアス回路は、制御電圧入力端子から電流制限抵抗を介して接地電位との間に接続される電圧安定部と、前記電流制限抵抗と電圧安定部の間のノードと抵抗を介しベースが接続されるバイアス供給用エミッタフォロワと、前記バイアス供給用エミッタフォロワのベースとエミッタの間に接続される前記電流制限部とを有している。 - 特許庁

An inverter circuit for inverting a sense amplifier activation signal or the inversion signal thereof and applying the inverted signal to the substrate of each transistor for precharge is provided, an nMOSFET source terminal of each inverter circuit is connected to an output node of the latch circuit, and reuses substrate leak current caused to flow to the output node from the substrate of each transistor for precharge through an nMOSFET during precharging.例文帳に追加

センスアンプ活性化信号又はその反転信号を反転して各プリチャージ用トランジスタの基板に印加するインバータ回路を備え、各インバータ回路のｎＭＯＳＦＥＴのソース端子はラッチ回路の出力ノードに接続され、プリチャージ時に各プリチャージ用トランジスタの基板からｎＭＯＳＦＥＴを介して出力ノードに流れる基板リーク電流を再利用する。 - 特許庁

Inverters 9-11 and NAND 12-14 activate selectively P channel MOS transistors 15-17 in accordance with levels of plural voltages, a voltage dropping means 40 supplies a current in accordance with a level of the external power source voltage VCC to a power source node 18 from a VCC power source node, and drops the external power source voltage to the level the internal power source voltage VCCS1.例文帳に追加

そして、インバータ９〜１１、およびＮＡＮＤ１２〜１４は、複数の電圧のレベルに応じてＰチャネルＭＯＳトランジスタ１５〜１７を選択的に活性化し、降圧手段４０は、外部電源電圧ＶＣＣのレベルに応じた電流をＶＣＣ電源ノードから電源ノード１８へ供給して外部電源電圧ＶＣＣを内部電源電圧ＶＣＣＳ１に降圧する。 - 特許庁

The drive device of the display device includes a brightness control unit which adjusts the brightness of an image displayed on a display panel using an external brightness signal, and the external brightness signal corresponds to the sensing results of a voltage level of a light sensing node when operated in a first mode, and corresponds to the sensing results of a current level of the light sensing node when operated in a second mode.例文帳に追加

本発明による表示装置の駆動装置は、外部輝度信号を用いて表示パネルで表示される画像の輝度を調節する輝度制御部を含み、外部輝度信号は、第１モードで動作するときには光感知ノードの電圧レベルのセンシング結果に対応し、第２モードで動作するときには光感知ノードの電流レベルのセンシング結果に対応する。 - 特許庁

At a starting time of the constant current generating circuit, an output side node NGATE of the differential stage 20 can be raised more quickly from VSS to predetermined voltage level, since it is raised only specific voltage concurrently with changing timing of a starting signal EN by coupling effect because a capacitor 37 is installed between a control terminal 3c for entering the starting signal EN and the node NGATE in the operational amplifier.例文帳に追加

このオペアンプにおいて、起動信号ENを入力する制御端子３ｃとノードNGATEとの間に容量３７を設けたので、定電流発生回路の起動時において、差動段２０の出力側ノードNGATEはカップリング効果により、起動信号ENの切り替わりタイミングに合わせて、特定の電圧だけ上昇することにより、より早くVSSから所定の電圧レベルまで上昇することができる。 - 特許庁

Since the transistor has extremely low off current, the transistor is turned off after data is input to a node, which is a connection point between the transistor and the capacitor element, and can hold the data for a long time even after the stop of power supply voltage.例文帳に追加

当該トランジスタは、オフ電流が極めて低いため、トランジスタと容量素子の接続点であるノードにデータが入力された後、トランジスタがオフ状態となり、電源電圧の供給が停止しても、長期間にわたりデータを保持することができる。 - 特許庁

Since a constant current NMOS 12 between node N1 and the ground potential GND is also turned off at the time of standby, the NMOS 11a, 11b are brought into floating state completely and the body potential is sustained in the state immediately before standby state.例文帳に追加

スタンバイ時には、ノードＮ１と接地電位ＧＮＤとの間の定電流用のＮＭＯＳ１２もオフになるので、ＮＭＯＳ１１ａ，１１ｂは完全にフローティング状態となり、ボディの電位はスタンバイ状態になる直前のアクティブ時の状態に維持される。 - 特許庁

The first branch includes at least two transistors and at least two resistors that are all connected in series between the first and second current sources, to define a first node between adjacent resistors that is configured to transmit and receive differential signals.例文帳に追加

第１ブランチは、第１電流源と第２電流源との間に直列接続される少なくとも二つのトランジスタ及び隣接する少なくとも二つの抵抗を備え、隣接した抵抗の間の第１ノードで差動信号を送受信する。 - 特許庁

The second branch also includes at least two transistors and at least two resistors that are all connected in series between the first and second current sources, to define a second node between adjacent resistors that is also configured to transmit and receive differential signals.例文帳に追加

第２ブランチは、第１電流源と第２電流源との間に直列接続される少なくとも二つのトランジスタ及び隣接する少なくとも二つの抵抗を備え、隣接した抵抗の間の第２ノードで差動信号を送受信する。 - 特許庁

In a semiconductor integrated circuit device, a transistor MP1 that becomes a noise source is connected between a +bus BUS A and a power supply node N1 while a transistor MP2 constituting a current mirror circuit M2 is connected and interposed between the transistor MP1 and the +bus BUS A.例文帳に追加

ノイズ源となるトランジスタＭＰ１が＋バスＢＵＳＡと電源ノードＮ１との間に接続されているものの、当該トランジスタＭＰ１と＋バスＢＵＳＡとの間に介在してカレントミラー回路Ｍ２を構成するトランジスタＭＰ２が接続されている。 - 特許庁

In automatic-zero operation, a TFT 115 is turned on together with a TFT 113 to connect a reference current line ISL to a driving transistor TFT 111 of a pixel through a 1st node ND 111, and variance in threshold Vth is corrected.例文帳に追加

オートゼロ動作時に、ＴＦＴ１１３とともにＴＦＴ１１５をオンさせて、画素のドライブトランジスタＴＦＴ１１１に第１のノードＮＤ１１１を通して基準電流線ＩＳＬを接続して、しきい値Ｖｔｈのバラツキの補正を行う。 - 特許庁

A noninverting input terminal of the comparator 25 is connected to a connection node of the current source 21 and the capacitor 22, the reference voltage Vref is applied to an inverting input terminal of the comparator 25, and an output signal of the comparator 25 is supplied to the switching element.例文帳に追加

比較器２５の非反転入力端子は電流源２１とキャパシタ２２の接続ノードが接続され、比較器２５の反転入力端子には基準電圧Ｖrefが印加され、比較器２５の出力信号がスイッチング素子に供給される。 - 特許庁

The drive circuit 5A includes a first and second resistors R1, R2 different from each other and generates a drive voltage Vbias to be applied to the power supply node Nd by supplying a constant current Ic through the first resistor R1 or the second resistor R2.例文帳に追加

駆動回路５Ａは、異なる第１抵抗Ｒ１および第２抵抗Ｒ２を含み、給電ノードＮｄに印加する駆動電圧Ｖbiasを、第１抵抗Ｒ１または第２抵抗Ｒ２に一定電流Ｉｃを流すことによって発生させる。 - 特許庁

Assuming that the voltage to be applied to both ends to the sensor circuit 310 is a first voltage and the voltage of the node Q is a second voltage, the light detector 300 detects the intensity of target light in accordance with a difference current obtained when the second voltage takes on a predetermined reference voltage value.例文帳に追加

センサ回路３１０の両端に印加される電圧を第１電圧とし、ノードＱの電圧を第２電圧としたとき、第２電圧が所定の基準電圧値になったときの差分電流に基づいて対象光の強度を検出する。 - 特許庁

When the signal voltage Vsig of the video signal is written by a write transistor 23, a switching transistor 25 disconnects a node N1 and the gate electrode of a driving transistor 22 from each other to stop a current from flowing to the driving transistor 22.例文帳に追加

書込みトランジスタ２３によって映像信号の信号電圧Ｖｓｉｇを書き込むときに、スイッチングトランジスタ２５によってノードＮと駆動トランジスタ２２のゲート電極との間を遮断することで、駆動トランジスタ２２に電流が流れないようにしている。 - 特許庁

To correct a current position mark easily onto an actually traveling road, and to re-search for a route to a destination, or to re-search for a route to a next spot (branch node) in the traveling direction, when the position is not on a guide route.例文帳に追加

現在位置マークを容易に実際に走行している道路上に修正でき、その位置が案内経路でない場合に、目的地までの経路を再探索または進行方向の次の地点（分岐ノード）までの経路を再探索できるようにする。 - 特許庁

A pixel driving circuit 12A includes; a TFT device Q1B arranged between a drain of a TFT device Q1A which is a current source and a node N1B; and a drain voltage rising limiter circuit 14A composed of a capacitance CHB and a switch S2B.例文帳に追加

画素駆動回路１２Ａは、電流源となるＴＦＴ素子Ｑ１ＡのドレインとノードＮ１Ｂとの間に配されるＴＦＴ素子Ｑ１Ｂ、キャパシタＣＨＢおよびスイッチＳ２Ｂからなるドレイン電圧上昇制限回路１４Ａを備える。 - 特許庁

A transistor TNK1 with an output signal OUTn of the differential amplifier as gate input and a transistor TNK2 with a signal OUTp having a logic opposite to that of the output signal of the differential amplification circuit as gate input are connected in series between a node GP of a common gate terminal of a mirror transistor of the current mirror type differential amplifier 1-1 and one end of a constant current source circuit TNCS.例文帳に追加

カレントミラー型差動増幅器1-1 のミラートランジスタの共通ゲート端子のノードGPと定電流源回路TNCSの一端との間に、差動増幅器の出力信号OUTnをゲート入力とするトランジスタTNK1と、差動増幅回路の出力信号とは逆の論理の信号OUTpをゲート入力とするトランジスタTNK2とを直列に接続する。 - 特許庁

To provide a semiconductor integrated circuit for decreasing useless transition of an internal node when a switching transistor attached gate circuit in a selective multi-threshold (SMT) circuit is restored to an operating state and an excessive current instantaneously flowing by simultaneous switching of the switching transistor attached gate circuits.例文帳に追加

選択的マルチスレッショルド（ＳＭＴ）回路におけるスイッチ付きゲート回路の動作状態復帰の際の、内部ノードの無駄な遷移や、スイッチ付きゲート回路の同時スイッチングにより瞬時に流れる過大な電流を低減する半導体集積回路を提供する。 - 特許庁

To calculate a link cost in an actual operation where standby paths for a current path for a priority call between different node pairs share a link resource and a non-priority call paths share the link resource with the priority call standby path in a line switching communication network.例文帳に追加

回線交換型通信ネットワークにおいて、異なるノードペア間の優先呼用現用パスのための予備パスがリンクリソースを共用し、非優先呼用パスが優先呼用予備パスとリンクリソースを共用するような実際的な運用でのリンクコストを計算可能にすること。 - 特許庁