| 意味 | 例文 |
data bitsの部分一致の例文一覧と使い方
該当件数 : 2212件
To suppress the reliability concerning the holding of data from being lowered even when data having plural bits are made to be stored in a memory cell.例文帳に追加
一つのメモリセルに複数ビットのデータを記憶させた場合でも、データの保持に関する信頼性の低下を抑制すること。 - 特許庁
A data formatter 8 quantizes inputted image data into 4 gradation bits B0 to B3 for every one field and for every one pixel.例文帳に追加
データフォーマッタ8は、入力された画像データを、1フィールド毎且つ1画素毎に4つの階調ビットB0〜B3に量子化する。 - 特許庁
These crossover connections connect selectively the data paths 631-638, and transit data bits to the serializer 619.例文帳に追加
このようなクロスオーバー連結は前記データ経路631〜638を選択的に連結し合い、データビットをシリアライザ619に伝達する。 - 特許庁
The decoding method and circuit decode thus reproduced channel data having the limited amount of bits into the original data.例文帳に追加
復号方法およびその回路は、そのように再生された有限ビット数のチャネルデータを、有限ビット数の原データへと復号する。 - 特許庁
To solve a problem that bits of combined two data streams are possibly accompanied with time phase changes, in the case of combining two data streams with a prescribed time relation.例文帳に追加
2つのデータストリームを一定の時間関係において組み合わせる際、そのビットが時間位相変動を伴うことがある - 特許庁
To control masking of a data signal without increasing the number of external terminals even when a large number of bits are included in a data mask signal.例文帳に追加
データマスク信号のビット数が多い場合にも、外部端子数を増やすことなくデータ信号のマスク制御を実施する - 特許庁
To reduce a data write current in a thin film magnetic storage device in which data write of a plurality of bits are performed in parallel.例文帳に追加
並列に複数ビットのデータ書込を実行する薄膜磁性体記憶装置において、データ書込電流の低減を図る。 - 特許庁
Attribute data concerned with an image are embedded in bits to be masked out of the display data of pixels for displaying a color-subtracted image.例文帳に追加
減色処理されて画像が表示される画素の表示データのうち、マスクされるビットに画像に関する属性データを埋め込む。 - 特許庁
When transmitting data to a receiver 20, a transmitter 10 inverts the bits of each of unit data and transmits a unit data couple composed of the bit-inverted unit data and the original unit data to a receiving side.例文帳に追加
送信装置10は、受信装置20にデータを送信する際、各単位データをビット反転し、このビット反転した単位データと元の単位データからなる単位データ対を受信側へ送信する。 - 特許庁
In the target machine 3, a discrimination circuit 13 discriminates whether data are command data, address data, or write data from upper 2 bits of 8-bit data (character) received by a UART 12.例文帳に追加
ターゲットマシン3において、識別回路13は、UART12で受信された8ビットのデータ(キャラクタ)の上位2ビットから、当該データがコマンド、アドレスまたは書込データのいずれであるかを識別する。 - 特許庁
When data encoded by pack-bits encoding processing are inputted, in a data separating part 101, information indicating the number of continued data and the data part are separated and respectively outputted as "num" and "data".例文帳に追加
パックビッツ符号化処理で符号化されたデータが入力されると、データ分割部101で連続するデータ数を示す情報と、データ部とを分離し、それぞれをnum、dataとして出力する。 - 特許庁
Further, when a threshold is judged to exist outside the noted interval, 1 bit data determined based on a relative position of the noted interval and the threshold is output, and data of bits corresponding to the number of the holding bits are determined and output and the number of the hold bits is cleared to zero.例文帳に追加
また、注目区間外に閾値が存在すると判定した場合、注目区間と閾値との相対位置に基づいて決定される1ビットのデータを出力し、保留ビット数の数分のビットのデータを決定し、出力すると共に、保留ビット数をゼロクリアする。 - 特許庁
In a virtual area Y, if there is an instruction to write data Ya, Yb, Yc and Yd each of 8-bits (a total of 32 bits), the corresponding data are simultaneously written in the lowest 8-bits of the respective words shown by in-bank addresses in the respective memory banks.例文帳に追加
仮想領域Yにおいて各8ビットのデータYa、Yb、YcおよびYd(計32ビット)の書込みが指示された場合、各メモリバンクにおいて、バンク内アドレスにより示されるワードの下位8ビットに、それぞれ対応するデータの書込みが同時に行われる。 - 特許庁
The transfer part 22 has a control part for controlling the number of bits in the data from the transfer source to the number of bits corresponding to the data bus width of the transfer destination on the basis of the information stored in the register part 21.例文帳に追加
転送部22は、レジスタ部21に記憶された情報に基づいて、転送元からのデータのビット数を転送先のデータバス幅に応じたビット数に調整する調整部を有する。 - 特許庁
An address decoder includes input terminals for inputting address data of a prescribed number of bits and output terminals in the number smaller than the total number obtained by decoding the whole bit patterns of the address data of the prescribed number of bits.例文帳に追加
アドレスデコーダには所定ビット数のアドレスデータを入力する入力端子と、同アドレスデータの全てのビットパターンをデコードして得られる総数よりも少ない本数の出力端子を設ける。 - 特許庁
A conversion circuit 4-1 converts data comprising k bits (a natural number of 3 or more; k<=n) stored in the memory cell array to data comprising h bits (a natural number of 2 or more; k<=h), based on a conversion rule.例文帳に追加
変換回路4−1は、メモリセルアレイに記憶するkビット(k<=nで、3以上の自然数)からなるデータを、変換則に基づき、hビット(k<=hで、2以上の自然数)のデータに変換する。 - 特許庁
Packing conversion wherein elimination is performed except the picture element effective bits I and mutual picture elements of the picture element effective bits I are subjected to packing is performed to picture elements of the intermediate line data, and output line data DO are produced (Fig. 1 (c)).例文帳に追加
その中間ラインデータの画素に対して、画素有効ビットI以外を削除し、画素有効ビットIの画素同士をパッキングするパッキング変換を施し出力ラインデータDOを生成する(図1(c))。 - 特許庁
The reception data selection section 16 receiving the discrimination timing signal 22 checks a bit of the parallel data outputted from the shift register 14 to detect bits where a plurality of number or over of same logical bits are consecutive.例文帳に追加
受信データ選択部16では、判断タイミング信号22が入力されると、シフトレジスタ14から出力されるパラレルデータのビットを調べ、同一の論理値のビットが所定数以上連続するビットを検出する。 - 特許庁
When the number of bits of one pixel is denoted as p, the number of bits per memory access is denoted as m and a common multiple of p and m is denoted as c, after storing data for c/m in the main scanning direction in the buffer, the data is read from the buffer.例文帳に追加
1画素のビット数をp、メモリアクセス単位のビット数をm、p及びmの公倍数をcとすると、バッファに主走査方向c/m分のデータを格納した後に、そのバッファより読み出す。 - 特許庁
A pattern conversion section 32 converts data whose basic data length is 2-bits fed to a DSV (Digital Sum Value) control bit decision/ insertion section 31 into a variable length code whose basic code length is 3-bits according to a conversion table.例文帳に追加
パターン変換部32は、変換テーブルに従って、DSV制御ビット決定・挿入部31に供給された基本データ長が2ビットのデータを、基本符号長が3ビットの可変長符号に変換する。 - 特許庁
When a CPU 11 sets a data value of the specified bits of a TIER register 14 into '0', a write cycle to write the '0' setting data in which only the object bits are turned into '0' is performed by outputting a '0' setting address TIER0W.例文帳に追加
CPU11が、TIERレジスタ14の指定ビットのデータ値を“0”にセットする場合は、その対象ビットのみを“0”にした“0”セット用データを書き込むライトサイクルを“0”セット用アドレスTIER0Wを出力して行う。 - 特許庁
The storage data of the memory cells 130 of n bits at the specific storage section are supplied to the addition sections 140_0 to 140_n-1 via the sensing amplifiers SA_0 to SA_n-1, and input data D_0 to D_7 can be added to the bits.例文帳に追加
加算部140_0〜140_n-1に所定の記憶部のnビットのメモリセル130の記憶データをセンスアンプSA_0〜SA_n-1を介して供給し、これに入力データD_0〜D_7を足し込むことができる。 - 特許庁
In each display control data to compose display control command data, information concerning a pattern control is set in bits 0-3, and information concerning a character and a background is set in bits 4-7.例文帳に追加
表示制御コマンドデータを構成する各表示制御データにおいて、ビット0〜3には、図柄制御に関する情報が設定され、ビット4〜7には、キャラクタや背景に関する情報が設定される。 - 特許庁
When the 1st encoded data length is other than 3 to 6 bits or the 2nd Huffman code is more than 5 bits, a signal Siv indicting that the 2nd decoded data RS2 are invalid is generated.例文帳に追加
1つ目の符号化データ長が3〜6ビット以外の場合や、2つ目のハフマン符号が5ビット以上の場合には、2つ目の復号化データRS2が無効であることを示す信号Sivが生成される。 - 特許庁
The weight of the metric of a bit having more capabilities of generating errors in the received coded data caused by disturbance in transmission line than other bits in the received coded data is made different from the weight of the metric of the other bits.例文帳に追加
受信符号データの各ビットのうち伝送路の外乱により受信符号データに誤りを生じる可能性が高いビットのメトリックの重みを他のビットのメトリックの重みと異ならせる。 - 特許庁
The decoder 104 decodes the symbol data of all code words constituting the decoded data and outputs the number N of bits obtained by adding the length of the code words and the length of added bits.例文帳に追加
全シンボル生成デコーダ104は、符号化データを構成するすべての符号語についてシンボル・データの復号化を行い、その符号語長及び付加ビット長を加算したビット数Nを出力する。 - 特許庁
Also, to simplify the logic of the OFDM system, the data bits transmitted from an interleaver go through fast Fourier transform (FFT) mapping, and the FFT mapped data bits are modulated.例文帳に追加
さらに、直交周波数分割多重システムにおけるロジックを単純化するために、インタリーバから伝達されたデータビットを高速フーリエ変換(FFT)マッピングし、FFTマッピングを行ったデータビットを変調する。 - 特許庁
The binary coding data satisfied with the 1-7 code rule and being three bits as a unit are outputting by making two bits of the binary input data as a unit and combining the binary input data, a coding start signal and a coding end signal.例文帳に追加
2進入力データの2ビットを単位として、2進入力データと符号化開始信号と符号化終了信号の組み合わせに基づいて、1−7符号則を満たし3ビットを単位とする2進符号化データを出力する。 - 特許庁
This image processor is provided with a bit determining part 13 for determining the number of bits for a pixel unit in processing of color image data of an image, and an optimization processing part 14 for processing the color image data into image data with the determined number of bits.例文帳に追加
画像処理装置は、画像のカラーイメージデータの処理におけるピクセル単位のビット数を決定するビット決定部13と、カラーイメージデータを前記決定したビット数のイメージデータに処理する最適化処理部14とを備える。 - 特許庁
A weighting holding part 16 holds the video data and audio data of one interleaving frame, and a weighting bit replacing part 20 selectively reads out bits of the same weight of the holding data to configure one word for each of the bits of the same weight.例文帳に追加
重み付け保持部16は1インタリーブフレームの映像データおよび音声データを保持し、重み付けビット入れ換え部20は、保持されたデータのうちの同じ重みのビットを選択的に読み出して、同じ重みのビットごとに1ワードを構成する。 - 特許庁
The writing control part applies the writing permission signal to all the bits at the time of executing data writing by word units, and applies the writing permission signal only to the bits being the targets of data update at the time of executing data writing by bit units.例文帳に追加
書き込み制御部は、ワード単位でのデータ書き込みの際には、すべてのビットに対して書き込み許可信号を与え、ビット単位でのデータ書き込みの際には、データ更新対象のビットに対してのみ書き込み許可信号を与える。 - 特許庁
A ratio of a parity bit for user data written in a memory cell array 201 is reduced by making the number of bits of data input to the ECC circuit 205 exceed the number of bits of data input from the outside for writing.例文帳に追加
ECC回路205に入力されるデータのビット数を、書き込みのため外部から入力されるデータのビット数よりも多くすることにより、メモリセルアレイ201に書き込まれるユーザデータに対するパリティビットの比率を低減させる。 - 特許庁
Bits of input data are inputted to one of the channel swap circuits 11a-11e, and each of pieces of output data contains a plurality of bits taken out by one of the data field designating circuits 14a, 14b, 14c.例文帳に追加
入力データの各ビットは、チャネルスワップ回路11a〜11eのうちのいずれかに入力され、出力データのそれぞれは、データフィールド指定回路14a,14b,14cのうちのいずれかによって取り出された複数のビットを含む。 - 特許庁
A temporary image data storage device 2 performs image compression for generating compressed image data by successively compressing the respective bits of the image data of maximum X bits corresponding to one pixel for each divided area dividing one image.例文帳に追加
画像データ一時記憶装置2は、各々1画素に対応する最大Xビットの画像データの各ビットを、1画像を分割する分割領域分ごとに、逐次圧縮して、圧縮画像データを生成する画像圧縮を行う。 - 特許庁
A buffer (18) stores the data until a voice sample is available and the data are imbedded to the continuous voice sample so as to limit bits affected by the presence of the position data to a small rate of bits in each voice sample.例文帳に追加
ボイス・サンプルが使用可能となるまでバッファ(18)内にデータを格納しておき、次いで各ボイス・サンプル内で、位置データの存在による影響を受けるビットを僅かな割合のビットのみに止めるように、連続ボイス・サンプル内に埋め込む。 - 特許庁
High-order 4 bits of ID3 are set as 0 (digest data are not present) or 1 (digest data are present) corresponding to presence or absence of the digest data; and low-order 4 bits (value can be 1 to F) of it indicates the total number of the digests.例文帳に追加
ID3の上位側の4ビットはダイジェスト情報の有無と対応して、0(ダイジェスト情報無し)または1(ダイジェスト情報有り)とされ、その下位側の4ビット(1〜Fの値をとりうる)によってダイジェストの総数が示される。 - 特許庁
When bit resolution of 24 bits at the beginning is changed into 16 bits during recording audio data encoded by a linear PCM, 8-bit data representing silence is attached to a low-order side of the changed audio data and recording is continued.例文帳に追加
リニアPCMにより符号化されたオーディオデータの記録中に、当初24ビットのビット解像度が16ビットに変更された場合、変更後のオーディオデータの下位側に、無音を表す8ビットのデータが付加されて記録が続行される。 - 特許庁
The ECC circuit 103 executes encoding processing and decoding processing in parallel in 8 bits wherein 4224 bits being 8 times 528 bits used for a unit of writing and reading applied to one memory cell area 101j are adopted for an information bit length and one check bit ECC in 40 bits are assigned to the data.例文帳に追加
ECC回路103は、1つのメモリセルエリア101jに対する書き込み及び読み出しの単位となる528ビットの8倍の4224ビットを情報ビット長として1つの40ビットの検査ビットECCを割り当て、符号化処理及び復号処理を8ビットで並列に実行する。 - 特許庁
In processings of a recording system 1, recording data are subjected to data conversions such as an EFM conversion including an NRZI conversion by a data converting circuit 3 and the minimum inversion interval of channel bits is made to be equal to or larger than 3 bits and the converted recording data are written on a recording medium 11.例文帳に追加
記録系1の処理は、記録データが、データ変換回路3によりNRZI変換を含むEFM変換等のデータ変換がなされ、チャネルビットの最小反転間隔が3ビット以上とされ、記録制御部4より記録媒体11へ書きこまれる。 - 特許庁
A PDF interpreter (CPU 106) applies halftone processing to an object specified with the halftone processing of user definition which is included in PDL data, adjusts the number of bits of image data of the halftone-processed object to the same number of bits as a full color raster data and converts the PDL data into a display list.例文帳に追加
PDLインタプリタ(CPU 106)は、PDLデータに含まれるユーザ定義のハーフトーン処理が指定されたオブジェクトにハーフトーン処理を施し、ハーフトーン処理後のオブジェクトの画像データのビット数をフルカラーラスタデータと同じビット数に調整して、PDLデータをディスプレイリストに変換する。 - 特許庁
Input binary data are sequentially input as a current line, and six bits of packed data in the byte position corresponding to the input binary data are unpacked and rendered into data of seven bits before written to a register of a register group 102 in a corresponding location.例文帳に追加
入力2値化データは順次にカレントラインとして示されるように入力され、入力2値化データに対応するバイト位置の6ビットのパッキングデータが解凍されて7ビットのデータに結合されてレジスタ群102の対応する位置のレジスタに書き込まれる。 - 特許庁
The data inserting part 15 respectively adds noise data and inserts bits of data for release into a noise data insertion position in the determined noise data insertion block and an insertion position of the data for release in the determined insertion block of data for release.例文帳に追加
データ挿入部15は、決定されたノイズデータ挿入ブロックにおけるノイズデータ挿入位置、決定された解除用データ挿入ブロックにおける解除用データの挿入位置に、それぞれ、ノイズデータを加算し、また解除用データのビットを埋め込む。 - 特許庁
The pseudo gray scale processing circuit 3 includes an output pseudo gray scale data calculation part which generates the output pseudo gray scale data y on the basis of carry data CRY which are the carry bits being the sum of the lower bit data uL which are the lower bits (n-m) of the input gray scale data u and state variable data x, and input gray scale data u.例文帳に追加
疑似中間調処理回路3は、入力階調データuの下位の(n−m)ビットである下位ビットデータu^Lと状態変数データxとの和のキャリービットであるキャリーデータCRYと、入力階調データuとに基づいて、出力疑似階調データyを生成する出力疑似階調データ算出部とを含む。 - 特許庁
The data transmission circuit is provided with a difference extraction part for extracting the difference data constituted of changed bits by comparing the present pixel data constituted of a plurality of bits to be displayed on the display device with the immediately preceding pixel data, and a data change-over part for selectively outputting the present pixel data or the difference data recovered by the display device to the display device.例文帳に追加
表示デバイスに表示される複数ビットから構成される現画素データと1つ前の画素データを比較して変化ビットから構成される差分データを抽出する差分抽出部と、前記表示デバイスへ前記現画素データ又は前記表示デバイスで復元される前記差分データを選択的に出力するデータ切替え部とを備える。 - 特許庁
The image data of the source are monochromatic image data having one pixel composed of one bit and the image data of the destination are image data having one pixel composed of one or more bits.例文帳に追加
ソースの画像データは、1ピクセルが1ビットで構成されたモノクロームの画像データ、デスティネーションの画像データは、1ピクセルが1又は複数のバイトで構成された画像データである。 - 特許庁
The ECC decoder may operate in a single mode for detecting an error position with respect to a maximum of (h-j) bits in the information data based on encoded data including the information data and the syndrome data.例文帳に追加
ECCデコーダは、情報データとシンドロームデータを含む符号データとに基づいて、情報データから最大(h−j)ビットのエラー位置を算出する単一モードで動作できる。 - 特許庁
The error correction code block generates at least 2t (t is a natural number) bits for distinguishing the parity data of the user data that is identical to free page data from the free page data.例文帳に追加
このエラー訂正コードブロックは、フリーページデータと同一である使用者データのパリティデータをフリーページデータと区分するための少なくとも2t(tは自然数)個のビットを生成する。 - 特許庁
The pixel data are data of a plurality of bits, and include at least either first bit data for turning on a light source or second bit data for turning off the light source.例文帳に追加
画素データは、複数ビットのデータであって、光源を点灯させための第1のビットデータ及び光源を消灯させるための第2のビットデータのうちの少なくとも一方を含んでいる。 - 特許庁
An input/output data bus has normally parallel signal bits of (n) pieces transmitting column data, but an additional parallel signal bit does not transmit normally column data and redundant column data.例文帳に追加
入出力データ・バスは、通常は列データを搬送するn個の並列信号ビットを有するが、追加の並列信号ビットは通常は列データも冗長列データも搬送しない。 - 特許庁
When detecting the angle, a correction value calculating means 115 creates lower corrected data, which is digital data of lower bits, by using the correction data, and an interpolating means 113 creates lower data.例文帳に追加
角度検出時には、補正値演算手段115がこの補正データを用いて下位ビットのデジタルデータである補正下位データを生成し、内挿手段113が下位データを生成する。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|