「data cells」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

Redundancy definition data for realizing a redundancy function of a memory device including arrangement of spare cells in a memory device and position information of a defect relieving range in which defect is relived by the spare cells is preparing by using a programming language A including item names, operation equation, and a repeating instruction.例文帳に追加

メモリデバイスのリダンダンシ機能を実現するための、メモリデバイス内のスペアセルの配置と、このスペアセルによって救済される不良救済範囲の位置情報とを含むリダンダンシ定義データを、項目名、演算式および繰返し命令を含むプログラミング言語Ａを用いて作成する。 - 特許庁

When a direction along the long side of the subpixel driver cell and a direction orthogonal to the direction of D1 are set to the directions of D1 and D2, respectively, a plurality of subpiexel driver cells are disposed along the direction of D1 and a plurality of subpixel driver cells are disposed along the direction of D2 in the data driver block.例文帳に追加

サブピクセルドライバセルの長辺に沿った方向をＤ１方向とし、Ｄ１方向に直交する方向をＤ２方向とした場合に、データドライバブロックでは、Ｄ１方向に沿って複数のサブピクセルドライバセルが配置されると共にＤ２方向に沿って複数のサブピクセルドライバセルが配置される。 - 特許庁

In the programming method, the memory cells belonging to each layer of a YZ plane are programmed to multi-bit data by a shadow program system and when the memory cell in N-th layer (where N is 1 or constant number larger than 1) of the YZ plane is programmed, remaining memory cells of an XZ plane corresponding to the N-th layer are programmed before memory cells of other layers of the YZ plane are programmed.例文帳に追加

本発明のプログラム方法によると、シャドープログラム方式によってＹＺ平面の各層に属したメモリセルがマルチビットデータにプログラムされ、ＹＺ平面のＮ番目の層（ここで、Ｎは１、またはそれより大きい定数）のメモリセルがプログラムされる場合、ＹＺ平面の他層のメモリセルがプログラムされる前にＮ番目の層に対応するＸＺ平面の残りのメモリセルがプログラムされる。 - 特許庁

After writing data in the memory cells according to a test pattern in which logical values are set so that the memory cells surrounding a target cell have a polarity (logic) repelling that of the target memory cell, all the memory cells are repetitively read to determine that the logical values are equal to those in writing, thereby identifying a defective memory cell.例文帳に追加

本発明は、ターゲットのメモリセルの極性（論理）に対して、周囲のメモリセルの極性が反発になるように論理値が設定されたテストパターンにしたがって、メモリセルにデータを書き込んだ後、全てのメモリセルについて、繰り返し読み出し動作を行い、書き込みのときと同じ論理値であることを判定することによって、不良メモリセルを特定することを特徴とする。 - 特許庁

This plasma display device has barrier ribs 13 formed to partition a plurality of main discharge cells 15 each formed with a scanning electrode 6, a sustaining electrode 7 and a data electrode 10, and a plurality of priming discharge cells 16 each formed with the scanning electrode 6 and a priming electrode 12; and is provided with a second dielectric layer 20 covering the priming electrodes 12 in the priming discharge cells 16.例文帳に追加

走査電極６および維持電極７とデータ電極１０とで形成される複数の主放電セル１５と、走査電極６とプライミング電極１２とで形成される複数のプライミング放電セル１６とを区画するように形成した隔壁１３とを有し、プライミング放電セル１６内にプライミング電極１２を覆う第２誘電体層２０を設ける。 - 特許庁

In a test method for a semiconductor device in which measurement is performed for a plurality of cells varying measurement conditions and a plurality of measuring points deciding success or failure of the semiconductor device from obtained data of each cell are set, difference data of data of each cell between continuous measuring points of the plurality of measuring point are obtained, and the difference data are stored.例文帳に追加

複数のセルに対して測定条件を変えて測定を行ない、得られた各セルのデータから半導体装置の合否を判定する測定ポイントが複数設定されている半導体装置の試験方法において、前記複数の測定ポイントの連続した測定ポイント間の各セルのデータの差分データを求め、その差分データを保存する。 - 特許庁

This non-volatile memory comprises memory cells which store data bits to many pages included in a predetermined block through many states embodied by at least two bits, wherein the block includes a first page in which the data bits for determining effectiveness to data recorded by a user are stored, and a second page in which the data bits recorded by the user are stored.例文帳に追加

少なくとも２ビットで具現される多数個の状態を通じて所定ブロックに含まれた多数個のページに対するデータビットを貯蔵するメモリセルを含み、ブロックは、ユーザーが記録するデータに対する有効性を判断するためのデータビットが貯蔵される第１ページ、及びユーザーが記録するデータビットが貯蔵される第２ページとを含む。 - 特許庁

The resistance change memory device has: a cell array in which memory cells which store resistance values set reversibly as data are arranged; a sense amplifier which reads data of a selected memory cell of the cell array; and a voltage generation circuit which generates a voltage pulse for converging a resistance status of the selected memory cell according to data after reading data of the selected memory cell.例文帳に追加

抵抗変化メモリ装置は、可逆的に設定される抵抗値をデータとして記憶するメモリセルが配列されたセルアレイと、前記セルアレイの選択メモリセルのデータを読み出すセンスアンプと、前記選択メモリセルのデータ読み出し後、前記選択メモリセルの抵抗状態を収束させるための電圧パルスをデータに応じて発生する電圧発生回路とを有する。 - 特許庁

A semiconductor device has at least one memory block each including many memory cells each storing data, and a block state confirmation cell storing information indicating that up to what number of data bits in the memory cell the data is written; and a controller reading the data bits stored in the block state confirmation cell from the memory block.例文帳に追加

本発明は、データをそれぞれ保存する多数のメモリセルと、メモリセルにデータの何番目のビットまで記入されているかに関する情報を保存するブロック状態確認セルとをそれぞれ備える少なくとも一つのメモリブロック；ブロック状態確認セルに保存されたビットのみ、メモリブロックからデータを読み取るコントローラを備える半導体装置である。 - 特許庁

A storage means 9 is provided with at least two identically configured independent areas 91 and 92 whose batch erasure is independently possible, and each independent area is divided into a plurality of identically configured data areas to be used with priority orders, and each data area is divided into a plurality of data cells corresponding to the recording of the plurality of types of data for compartment rearrangement.例文帳に追加

記憶手段９内に夫々独立して一括消去可能で同一構成の独立領域９１，９２を少なくとも２つ有し、各独立領域を、優先順位を付けて使用される複数の同一構成のデータエリアに分割し、各データエリアを複数種類のデータの記録に対応した複数のデータセルに分割して区画整理する。 - 特許庁

The destination station 104 decodes a received data segment 156 (116) and when the number of errors is greater than the number of correctable errors, the disposal of cells is commanded by discriminating the occurrence of decoder fault.例文帳に追加

宛先ステーション１０４は、受信したデータ・セグメント１５６を復号化し（１１６）、エラー数が訂正可能なエラーの数よりも大きいと、デコーダ故障が生じたとしてセルの廃棄を指令する。 - 特許庁

To realize a control system in which the variation of the times for writing, erasing and reading data in/from memory cells among rectors in each of semiconductor memory chips are smoothed out and which has high sequential access performance.例文帳に追加

不揮発性半導体メモリチップの、書き込み時間、消去時間、読み出し時間のセクタ毎のばらつきを吸収し、かつ、高いシーケンシャルアクセス性能を持つ、制御方式を実現する。 - 特許庁

In a test mode, comparators 11a, 11b compare values of data read from respective memory cells connected to an activated word line, with expected values to be read from respective memories every column.例文帳に追加

テストモード時に、比較器１１ａ，ｂは、活性化されたワード線に接続されている各メモリセルから読み出されたデータの値と、各メモリから読出されるべき期待値とを、カラムごとに比較する。 - 特許庁

To provide a device and a method for storing variable length communication cell, with which transfer efficiency in the case of storing the data of cells is improved.例文帳に追加

この発明は、セルのデータを蓄積する際の転送効率を向上させた可変長通信セル蓄積装置及び可変長通信セル蓄積方法を提供することを課題とする。 - 特許庁

The logical structure of an electronic document 101 internally having a table is recognized, a prescribed attribute is applied to cells in the table and this information is preserved in a template data base 106 as a template.例文帳に追加

中に表を持つ電子文書１０１の論理構造を認識して、表中のセルに所定の属性を与えて、この情報をテンプレートとしてテンプレートデータベース１０６に保管する。 - 特許庁

The first storage sections 28 correspond to the redundant cell arrays 41 and store the replacement confirmation data which indicate whether the redundant cell arrays 41 conduct replacement or not using two bit nonvolatile memory cells.例文帳に追加

第１格納部２８は、冗長セルアレイ４１に対応し、冗長セルアレイ４１が置換を行うか否かを示す置換確認データを２ビットの不揮発性メモリセルで格納する。 - 特許庁

The EEPROM cell gate voltage generating circuit for memory brings the n EEPROM cells into rewritable state at the time of writing a new data of the flash type EEPROM.例文帳に追加

記憶用ＥＥＰＲＯＭセルゲート電圧生成回路は、フラッシュ型ＥＥＰＲＯＭのデータを新しく書込み時にｎ個の記憶用ＥＥＰＲＯＭセルを書き込み可能な状態にする。 - 特許庁

To provide a method for correcting the change of data caused by tissue except an objective tissue and cells, in the measurement of a nucleic acid (DNA, mRNA and RNA) in the tissue and the cell.例文帳に追加

組織や、細胞中の核酸（ＤＮＡ、ｍＲＮＡ、ＲＮＡ）の測定において、対象となる組織以外の組織、細胞に起因するデータの変動を補正する方法を提供すること。 - 特許庁

Data on stand-by current values of each cell composing the chip circuit are calculated (step S201), and stored by each circuit state and each using condition of the cells in a cell library which is a database (step S202).例文帳に追加

データベースであるセル・ライブラリに、チップ回路を構成する各セルのスタンバイ電流値に関するデータ計算し（ステップＳ２０１）、セルの回路状態、使用条件ごとに格納する（ステップＳ２０２）。 - 特許庁

To provide a semiconductor memory device which can output data at high speed and with gapless by reducing a time tRC and to provide an accessing method for memory cells of a semiconductor memory device.例文帳に追加

時間ｔＲＣを減らして高速動作とギャップレスでデータを出力することができる半導体メモリ装置の提供並びに、半導体メモリ装置のメモリセルアクセス方法の提供。 - 特許庁

The control circuit is configured to apply the first voltage to the plurality of first wirings in parallel, to simultaneously read data from the plurality of memory cells.例文帳に追加

また、制御回路は、複数の第１配線に同時に第１の電圧を印加して複数のメモリセルから同時にリード動作を実行する同時リード動作を実行可能に構成される。 - 特許庁

A CPU 11 causes a display section 141 to display an editing screen including plural cells included in a table of data 150 and a cursor which indicates a place to be edited corresponding to the operation.例文帳に追加

ＣＰＵ１１は、表データ１５０に含まれる複数のセルと、操作に応じた編集を実行する場所を示すカーソルとを含む編集画面を表示部１４１に表示する。 - 特許庁

A beam scanning mechanism irradiates the irradiation unit cells 62a in the code data with a laser beam set to have a first laser power, so that the two-dimensional code 61 is printed on a work.例文帳に追加

次いで、光走査機構によって、コードデータにおける照射単位セル６２ａに、第１のレーザパワーに設定されたレーザ光を照射して２次元コード６１をワークに印字する。 - 特許庁

Thus, cell voltages of battery cells 11 are not detected sequentially, but the block voltage of the block 12 can be detected in a lump so that data at each block 12 can be acquired.例文帳に追加

これにより、電池セル１１のセル電圧を一つずつ検出するのではなくブロック１２のブロック電圧を一括で検出できるので、ブロック１２単位のデータを取得することが可能となる。 - 特許庁

Namely, the display driver IC is mounted internally with a DRAM 10 which has a plurality of memory cells 11 and is stored with digital data DL corresponding to a display image.例文帳に追加

すなわち、本発明に係る表示ドライバＩＣ１は、複数のメモリセル１１を有し表示画像に対応したデジタルデータＤＬが格納されるＤＲＡＭ１０を内部に搭載している。 - 特許庁

When the write-in mask information signal has contents that a present write-in operation is not to be masked, data are written in proper memory cells in the memory circuit by the conventional method.例文帳に追加

書込みマスク情報信号が現在の書込み動作をマスクすべきでないという内容の時は、データを従来の方法によってメモリ回路内の適切なメモリセルに書込む。 - 特許庁

Thus, flash memory cells corresponding to the data bits to be programmed are successively and partially programmed in parallel and maximum current being consumed in a unit program time is reduced.例文帳に追加

このようなプログラムアルゴリズムによると、チャージポンプ回路による集積回路ダイのサイズを増加させることなくプログラムに必要な十分な量の電流を供給することができる。 - 特許庁

To provide a semiconductor storage device, constituted by using memory cells in a structure causing no large increase in area and uniquely arraying them, so that usages with high stability of data holding are made possible.例文帳に追加

面積を大きく増大させない構造のメモリセルを用いて、データ保持の安定性の高い用い方ができるように、独自の配列をした半導体記憶装置を提供する。 - 特許庁

The pixel data of the second frame (search frame) is stored in a unit B with multiple memory cells in a memory cell array unit 20b arranged in a complement form in the direction to which the bit line BL is extending.例文帳に追加

第２のフレーム（探索フレーム）の画素データを、メモリセルアレイ部２０ｂの、ビット線ＢＬが延びる方向に並ぶ複数のメモリセルからなるユニットＢに２の補数の形式で記憶する。 - 特許庁

The pixel data of the first frame (reference frame) is stored in a unit A with multiple memory cells in a memory cell array unit 20a arranged in a straight binary form in a direction to which a bit line BL is extending.例文帳に追加

第１のフレーム（参照フレーム）の画素データを、メモリセルアレイ部２０ａの、ビット線ＢＬが延びる方向に並ぶ複数のメモリセルからなるユニットＡに、ストレートバイナリの形式で記憶する。 - 特許庁

In accordance with a position of a selected unit cell that becomes a target of data read, among the plurality of unit cells M0, ..., M7, timing to operate the sense amplifier SA and the block selector decoder 13 is changed.例文帳に追加

複数のユニットセルＭ０，・・・Ｍ７のうちデータリードの対象となる選択されたユニットセルの位置に応じて、センスアンプＳＡ及びブロックセレクタデコーダ１３を動作させるタイミングを変化させる。 - 特許庁

The semiconductor storage device further comprises a refresh controlling circuit executing refresh operation for preventing loss of the retention data of the plurality of memory cells caused by the charge accumulated in the body region of the MOS transistor.例文帳に追加

さらに、ＭＯＳトランジスタのボディ領域に蓄積された電荷により生じる複数のメモリセルの保持データの消失を防ぐリフレッシュ動作を実行するリフレッシュ制御回路を備える。 - 特許庁

To provide a method of minimizing data loss during a handover between R7 cells, or between an R7 cell and an R6 cell in a universal terrestrial radio access network (UTRAN).例文帳に追加

ＵＴＲＡＮ（Ｕｎｉｖｅｒｓａｌ Ｔｅｒｒｅｓｔｒｉａｌ Ｒａｄｉｏ Ａｃｃｅｓｓ Ｎｅｔｗｏｒｋ）のＲ７セル間、またはＲ７セルとＲ６セル間のハンドオーバ中のデータ損失を最小限に抑える方法を提供する。 - 特許庁

A pair of operator cells (UOEL, UOER) each having a series-coupled circuit of first and second transistors, which supply different amount of current according to stored data, is used as a storage unit.例文帳に追加

記憶データに応じて供給電流量が異なる第１および第２のトランジスタの直列体を有する演算子セル（ＵＯＥＬ，ＵＯＥＲ）２個を記憶単位（ＳＵＴ）として用いる。 - 特許庁

A design support device specifies the module 1 from first layout data 107 based on the first net list in which a clock tree is not generated yet and arranged cells are not wired yet.例文帳に追加

設計支援装置が、クロックツリーが未生成であり、かつ配置されたセル間が未配線である第１のネットリストに基づく第１のレイアウトデータ１０７から、モジュール１を特定する。 - 特許庁

To provide a method for partitioning and allocating available system resources among cells in a wireless communication system and for allocating resources in each cell for data transmission via an uplink to terminals.例文帳に追加

通信システム内のセル間で利用可能なシステムリソースを分割し、割当て、およびアップリンクを介したデータ送信のために各セル内のリソースを端末に割当てるための方法を提供する。 - 特許庁

To provide a base station for partitioning and allocating available system resources among cells in a communication system and for allocating resources in each cell for data transmission via an uplink to terminals.例文帳に追加

通信システム内のセル間で利用可能なシステムリソースを分割し、割当て、およびアップリンクを介したデータ送信のために各セル内のリソースを端末に割当てるための基地局を提供する。 - 特許庁

When data are read out from memory cells (MC1, DMC1), first, read-out operation (HD1-HD4) of a direction, in which polarization inversion is performed for a reference memory cell DMC1 is repeated plural times.例文帳に追加

メモリセル（ＭＣ１，ＤＭＣ１）からデータを読み出す際に、まず、リファレンスメモリセルＤＭＣ１に対して分極反転を伴う方向の読み出し動作（ＨＤ１〜ＨＤ４）を複数回繰り返す。 - 特許庁

This circuit has a memory cell array 1 having non-volatile memory cells MC and a reference cell array 2, and a data '1' state (a state of current-pull-in) is written in a memory cell MC of the reference cell array 2.例文帳に追加

不揮発性のメモリセルＭＣを持つメモリセルアレイ１と、参照セルアレイ２を有し、参照セルアレイ２のメモリセルＭＣには、データ“１”状態（電流引き込みがある状態）に書かれている。 - 特許庁

When strict user authentication is performed, an organism information processor installed at a court is used to collate organism information generated from sampled cells with the data on the IC card for certification.例文帳に追加

厳密な本人認証の際は、裁判所に設置された生体情報処理装置を用いて採取した細胞から生成した生体情報とＩＣカードのデータを照合して証明する。 - 特許庁

By undergoing such process, the floating reset can be performed by controlling the floating time according to the number of address cells corresponding to the previous subfield data.例文帳に追加

このような過程を経ることによって，直前サブフィールドデータに応じてオンしたセルの数に基づいて第１電極のフローティング時間を調節してフローティングリセットを行うことができる。 - 特許庁

The nonvolatile semiconductor memory in the embodiment has a controller for determining whether data erasure to a plurality of memory cells in a memory cell array is conducted per block or per page.例文帳に追加

実施形態の不揮発性半導体メモリは、メモリセルアレイ内の複数のメモリセルに対するデータ消去をブロック消去とするか又はページ消去とするかを決定するコントローラを備える。 - 特許庁

To provide a method of measuring a leakage current for efficiently obtaining the maximum value of a leak current varied depending on data stored in a plurality of memory cells included in an SRAM.例文帳に追加

ＳＲＡＭに含まれている複数のメモリセルに格納されるデータによって変化するリーク電流の最大値を効率的に求めることができるリーク電流測定方法を提供する。 - 特許庁

The selection transistor SQ is put into a conductive state during a pulse time T when data is read out from the memory cells MC1 to MC4, and it is put into a non-conductive state after elapse of the pulse time T.例文帳に追加

選択トランジスタＳＱは、メモリセルＭＣ１ないしＭＣ４からデータを読み出す際にパルス時間Ｔの間導通状態とされ、パルス時間Ｔの経過後に非導通状態とされる。 - 特許庁

A resistor 43 is inserted by the transistor 42, resistance values from sources of memory cells M00, M01 to the ground potential GND are made equal, dispersion of threshold voltage after write-in of data is suppressed.例文帳に追加

トランジスタ４２で抵抗４３が挿入され、メモリセルＭ００，Ｍ０１のソースから接地電位ＧＮＤまでの抵抗値は等しくなり、データ書き込み後の閾値電圧のばらつきが抑えられる。 - 特許庁