「data cells」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

Based on the changed gate net list, a layout section 30 generates layout data where the wires connected to the input terminals of the standard cells are exchanged.例文帳に追加

その変更されたゲートネットリストを基に、レイアウト部３０がスタンダードセルの入力端子に接続された配線が入れ替わったレイアウトデータを生成する。 - 特許庁

A ROM area of the ferroelectric memory is provided with a pair of memory cells having a pair of ferroelectric capacitors wherein the data of logical levels reverse to each other are written.例文帳に追加

強誘電体メモリのＲＯＭ領域は、互いに逆の論理レベルのデータが書き込まれる強誘電体キャパシタ対を有するメモリセル対を有している。 - 特許庁

The logical data block (202) comprises magnetic memory cells (100) at the intersections of a plurality of hard-axis generating conductors (210) and an easy-axis producing conductor (204).例文帳に追加

論理データブロック(202)は、複数の磁化困難軸生成導体(210)と磁化容易軸生成導体(204)との交点に形成される磁気メモリセル(100)を含むことができる。 - 特許庁

This memory is equipped with a plurality of memory cells 9 including diodes 10, a plurality of bit lines 8, and data lines 42 connected to the plurality of bit lines 8.例文帳に追加

このメモリは、ダイオード１０を含む複数のメモリセル９と、複数のビット線８と、複数のビット線８に繋がるデータ線４２とを備えている。 - 特許庁

The display memory includes a plurality of word lines WL, a plurality of bit lines BL, a plurality of memory cells MC, and data read control circuits 150 and 152.例文帳に追加

表示メモリは、複数のワード線ＷＬと、複数のビット線ＢＬと、複数のメモリセルＭＣと、データ読み出し制御回路１５０，１５２とを含む。 - 特許庁

Thus, mis-write to the memory cells not selected and a delay in data read caused by the production of the charging/ discharging current can be prevented.例文帳に追加

これにより、非選択メモリセルに対する誤書込および充放電電流の生成に伴い生じるデータ読出遅延を防止することができる。 - 特許庁

Common word lines WL1 to WL4 are connected to the memory cells of the strings of the data memory cell block 1 and the reference memory cell block 2.例文帳に追加

データメモリセルブロック１の各ストリングのメモリセルと参照メモリセルブロック２の各ストリングのメモリセルには共通のワード線ＷＬ１〜ＷＬ４を接続する。 - 特許庁

A nonvolatile memory 7 comprises: a memory allay 40 in which a plurality of twin cells for storing complementary data are arranged; and first to third determination parts 70, 72, and 20.例文帳に追加

不揮発性メモリ７は、相補データを記憶するツインセルが複数配列されたメモリアレイ４０と、第１〜第３の判定部７０，７２，２０とを備える。 - 特許庁

To make it possible to suppress deterioration in a driving margin and display quality of a plasma display device by accurately selecting the cells to be turned on according to display data.例文帳に追加

表示データに従い点灯させるセルを正確に選択し、プラズマディスプレイ装置の駆動マージンや表示品位の劣化を抑制することができるようにする。 - 特許庁

To improve operation reliability and reduce magnetic noise by reducing data write current in an MRAM device including MTJ memory cells.例文帳に追加

ＭＴＪメモリセルを備えるＭＲＡＭデバイスにおいて、データ書込電流を低減することによって、動作信頼性の向上と磁気ノイズの抑制を図ることである。 - 特許庁

Next, a data distribution map is created which is constituted of cells arranged in the shape of grids wherein a horizontal axis is an identification code of the terminal and a vertical axis is a unit time.例文帳に追加

次に、横軸が端末の識別符号、縦軸が単位時間とする碁盤目状に配列されたセルからなるデータ分布図を作成する。 - 特許庁

This memory is provided with a block constituted of a plurality of memory cells in which memory cell units for storing data are connected to the same bit lines and different word lines.例文帳に追加

データを格納するメモリセルユニットが同一ビット線に接続され且つ異なるワード線に接続された複数のメモリセルで構成されるブロックを設ける。 - 特許庁

When an initialization operation is conducted, a word control circuit sequentially activates the word lines to write data to the memory cells while activation periods are overlapped with each other.例文帳に追加

初期化動作時に、ワード制御回路は、データをメモリセルに書き込むために、活性化期間を互いに重複しながらワード線を順次活性化する。 - 特許庁

To provide a semiconductor integrated circuit device, in which increment of layout area can be suppressed for a CAM cell, in which data is written in a plurality of memory cells, at the same time.例文帳に追加

複数メモリセルに同時にデータを書込むＣＡＭセルに対して、レイアウト面積の増大を抑制可能な半導体集積回路装置を提供する。 - 特許庁

Since the write data are sequentially written to the memory cells, a current flowing through a bit line can be minimized, and the wiring width of the bit line can be narrowed.例文帳に追加

書き込みデータがメモリセルに順次書き込まれるため、ビット線に流れる電流値を最小限にでき、ビット線の配線幅を小さくできる。 - 特許庁

In sorting processing, the sorting processing for changing orders of the cells is conducted based on the data registered in the forefront of the each cell, in addition to the sorting processing in the every cell.例文帳に追加

またソート処理はセル毎のソート処理に加え、セルの先頭に登録されているデータに基づいて、セルの順番を入れ換えるソート処理を行う。 - 特許庁

The latch circuit 14 is synchronized with the reference clock signal CLK and latches the first to the Nth selection data to the first to the Nth latch cells LA_1 to LA_48.例文帳に追加

ラッチ回路１４は、基準クロック信号ＣＬＫに同期して第１乃至第Ｎの選択データを第１乃至第ＮのラッチセルＬＡ_１〜ＬＡ_４８にラッチする。 - 特許庁

To provide an electronic data processing system that enables efficient processing by keeping track of the state of logical cells which is used on a programmable logic circuit.例文帳に追加

プログラマブル論理回路上の論理セルの使用状況を把握できるようにして、効率的な処理ができるようにする情報処理システムを提供する。 - 特許庁

Each data storage device (110, 410) includes a plurality of shunt elements (120, 420) having controlled current paths connected in series, and a plurality of memory cells (114, 414) having programmable resistance states.例文帳に追加

データ記憶装置(110,410)は、直列の被制御電流経路を有する複数のシャント素子(120,420)と、プログラム可能な抵抗状態を有する複数のメモリセル(114,414)とを含む。 - 特許庁

Expert judgment is required for judging mutagenicity in human germ cells based on the large amount of data obtained from several in vitro and in vivo tests.例文帳に追加

In vitro およびin vivo の多数の実験報告から、ヒトの生殖細胞に対する変異原性の判定を下すには専門家の評価と判断が必要である。 - 経済産業省

To provide a cell analyzer capable of finding the desired number of cells by once data acquisition and allowing highly precise analysis in a short time.例文帳に追加

１回のデータ取得で所望の細胞数を求めることができ、短時間で高精度に分析する細胞分析装置を提供することを目的とする。 - 特許庁

Before low-active is started and a regular word line is selected, a dummy word line is driven to a selection state, and data of the "H" level is read out from the dummy cells (a), (b).例文帳に追加

ロウアクティブが開始されて正規ワード線が選択される前に、ダミーワード線を選択状態に駆動して、ダミーセルａ，ｂから「Ｈ」レベルのデータを読出す。 - 特許庁

In a normal operation, the output of a differential amplifier 30 which amplifies the difference of a 1st and 2nd bit cells 10 and 20 is outputted as the read data.例文帳に追加

通常動作時は、第１および第２のビットセル１０，２０の差分を増幅する差動増幅器３０の出力が、読み出しデータとして出力される。 - 特許庁

To provide a nonvolatile semiconductor memory device which is capable of determining whether a threshold voltage between a pair of memory cells is high enough to hold data.例文帳に追加

ペアセル各々が有する閾値電圧がデータを保持するだけ確保できているか否かを判定可能な不揮発性半導体記憶装置を提供する。 - 特許庁

To improve yield of an RFID system by comparing data of a unit cell for each group and correcting effectively cell data distributed randomly in memories in RFID in a state in which the same data are written in many unit cells belonging to one group.例文帳に追加

１つのグループに属する多数の単位セルに同一のデータを書き込んだ状態で、各グループ別に単位セルのデータを比較し、ＲＦＩＤ内のメモリでランダムに分布されたセルデータを有効に補正してＲＦＩＤ装置の収率を向上させること。 - 特許庁

To provide a blood cell analysis device, blood cell analysis method, and computer program for acquiring distribution data of normal white blood cells in a blood analyte and accurately estimating measuring data of an inflammation relevant marker based on the acquired distribution data.例文帳に追加

血液検体中の正常な白血球の分布データを取得し、取得した分布データに基づいて炎症関連マーカの測定データを精度良く推定することができる血球分析装置、血球分析方法及びコンピュータプログラムを提供する。 - 特許庁

To prevent simultaneous occurrence of handover and location registration when a plurality of mobile devices move between cells during data communication, and to prevent a local reduction in data communication rate of the mobile devices due to congestion of a physical shared channel to be used for data communication.例文帳に追加

データ通信中の複数の移動機がセル間を移動したとき、ハンドオーバと位置登録が同時に発生することを防ぎ、データ通信で使用する物理共有チャネルの圧迫による複数の移動機のデータ通信速度の局地的低下を防ぐ。 - 特許庁

To shorten a processing time for writing and reading only control data, consequently, to shorten a time required for writing and erasing data, in a flash memory in which memory cells of two or more are correspondent to one data line in one sector.例文帳に追加

１セクタにおいて１本のデータ線に２つ以上のメモリセルが対応付けられているフラッシュメモリにおいて、管理データのみを読み書きする際の処理時間の短縮を図り、結果としてデータ消去やデータ書込みにかかる時間の短縮を図る。 - 特許庁

Adjusting circuits (10a-10c) are provided corresponding to each row of memory cells (MCA-MCC) at write-in of data, data-holding characteristic at write-in of data of the memory cell is made to be degraded, conforming to a row-selecting signal and a write-in indicating signal on a word line.例文帳に追加

メモリセル（ＭＣＡ−ＭＣＣ）の各行に対応して調整回路（１０ａ−１０ｃ）を設け、データ書込時に、ワード線上の行選択信号および書込指示信号に従ってメモリセルのデータ書込時のデータ保持特性を低下させる。 - 特許庁

A data storage circuit is connected to the bit line, and when threshold voltage of 2^k pieces (k: natural number) are set to respective memory cells in the memory cell array, the data storage circuit has at least one static latch circuit storing write-in data and a plurality of dynamic latch circuits.例文帳に追加

データ記憶回路は、ビット線に接続され、メモリセルアレイ内の各メモリセルに２^ｋ個（ｋは自然数）の閾値電圧を設定する場合、書き込みデータを記憶する少なくとも１つのスタティックラッチ回路と、複数のダイナミックラッチ回路とを有している。 - 特許庁

In the memory of the data processor 31, the binary information is successively stored in an address A=w×y+x+F (w is the number of cells per line of a data region, and F is an offset address) corresponding to coordinates (x, y) of the data region.例文帳に追加

データ処理装置３１のメモリにおいて、データ領域の座標（ｘ，ｙ）に対応したアドレスＡ＝ｗ×ｙ＋ｘ＋Ｆ（但し、ｗはデータ領域の１行当たりのセル数、Ｆはオフセットアドレス）に、順次、その２値化情報が記憶される。 - 特許庁

The semiconductor storage device 100 comprises a memory cell array MCA including memory cells MC arranged in a matrix form, a plurality of word lines WL connected to the memory cells MC of each row in the memory cell array MCA, and a counter cell array CCA which includes counter cells prepared correspondingly to each word line, and stores the frequency of activating the word lines WL for reading the data of the memory cells MC.例文帳に追加

半導体記憶装置１００は、マトリクス状に配置されたメモリセルＭＣを含むメモリセルアレイＭＣＡと、メモリセルアレイＭＣＡの各行のメモリセルＭＣに接続された複数のワード線ＷＬと、ワード線ＷＬの各々に対応して設けられたカウンタセルＣＣを含み、メモリセルＭＣのデータを読み出すためにワード線ＷＬを活性化させた回数を記憶するカウンタセルアレイＣＣＡとを備えている。 - 特許庁

A memory cell array 1 has a plurality of memory cells MT including a floating gate electrode FG located at the upper part of the well and a control gate electrode CG located at its upper side, and data are written therein for each page configured of the plurality of memory cells connected in series, and it includes the plurality of blocks which are configured of the plurality of pages and are erasure units of the data.例文帳に追加

メモリセルアレイ１は、ウェルの上方のフローティングゲート電極ＦＧとその上方のコントロールゲート電極ＣＧとを含む複数のメモリセルＭＴを有し、直列接続された複数のメモリセルからなるページごとにデータを書き込まれ、複数のページからなりデータの消去単位である複数のブロックを有する。 - 特許庁

Stored data of memory cells MC11 to MCm1 connected to a word line WL1 are simultaneously transferred to read registers Rreg-1 to Rreg-m and then, stored data of memory cells MC12 to MCm2 connected to a word line WL2 are simultaneously transferred to write registers Wreg-1 to Wreg-m.例文帳に追加

ワード線ＷＬ１に接続されているメモリセルＭＣ１１〜ＭＣｍ１の格納データがリードレジスタＲｒｅｇ−１〜Ｒｒｅｇ−ｍに一斉に転送された後，ワード線ＷＬ２に接続されているメモリセルＭＣ１２〜ＭＣｍ２の格納データがライトレジスタＷｒｅｇ−１〜Ｗｒｅｇ−ｍに一斉に転送される。 - 特許庁

The nonvolatile semiconductor memory device has a memory cell array 1 using electrically rewritable NAND cells, a column decoder 4, a bit line control circuit 2, a word line control circuit 6, and a data input/output buffer 4, wherein previous writing and confirmation reading are performed after batch erasing of data to put erased memory cells into a desired threshold-value range.例文帳に追加

電気的書き換え可能なＮＡＮＤ型セルを用いたメモリセルアレイ１、カラムデコーダ４、ビット線制御回路２、ワード線制御回路６、データ入出力バッファ４を有し、データの一括消去後に事前書き込みと確認読み出しを行って消去されたメモリセルを、所望のしきい値範囲に追い込むようにした。 - 特許庁

This memory includes a plurality of memory cells where data are electrically written or erased, a word line Wl and a bit line connected to the plurality of memory cells, and a means for changing discharging time according to the value of an X address, i.e., the position of the word line WL, when data are read from the memory cell.例文帳に追加

電気的に書き込み及び消去可能な複数のメモリセルと、前記複数のメモリセルに接続されるワード線ＷＬ及びビット線と、前記メモリセルからデータの読み出しを行う際、Ｘアドレスの値、すなわち前記ワード線ＷＬの位置に応じてディスチャージ時間を変更する手段とを備える。 - 特許庁

The operation processing part corrects the input layout pattern data in each cell, determines whether or not each of a plurality of cells constituting the corrected layout pattern data has the same shape and reconstructs a cell hierarchical structure with cells determined to mutually have the same shape as the same cell.例文帳に追加

前記演算処理部は、入力された前記レイアウトパターンデータをセル毎に補正し、補正後の前記レイアウトパターンデータを構成する複数のセルの各々について、同一形状であるかどうかを判断し、同一形状であると判断されたセル同士を同一セルであるとして、セルの階層構造の再構築を行う。 - 特許庁

When altered second function-level logical data are inputted (S10) and the information on cells usable for logic synthesis is inputted (S11), logic synthesis is performed on the second function-level logical data inputted in the step S10 by using the information on cells usable for logic synthesis inputted in the step S10 (S12).例文帳に追加

変更後の第２の機能レベルの論理データの入力（Ｓ１０）と、論理合成に使用可能なセルについての情報の入力（Ｓ１１）により、処理Ｓ１１で入力した論理合成の使用可能セル情報により、処理Ｓ１０で入力の第２の機能レベルの論理データを論理合成する（Ｓ１２）。 - 特許庁

Picture compression sections 20-1-20-3 convert a plurality of picture signals into compressed picture data, a cell assembly section 30 assembles the picture data into cells, and a switching section 40 switches cells from the cell assembly section 30.例文帳に追加

複数の画像信号の各々を画像圧縮部で圧縮した画像データに変換し、該画像データをセル組立部でセル化し、該セル組立部からのセルをスイッチング部でスイッチングするとき、帯域制御部が、伝送路の帯域が該画像データの各々を同時に伝送するために必要な帯域の総和より低い値になるように、該セル組立部を制御する。 - 特許庁

In the data writing method of the semiconductor memory device having writing sequence in which writing to each target threshold level constituting multi-value data is performed for a plurality of memory cells selected simultaneously, in the writing sequence, write control is performed so that the writing is finished in the order of memory cells whose target threshold levels are high.例文帳に追加

同時に選択される複数のメモリセルに対して多値データを構成する各目標しきい値レベルへの書き込みを行う書き込みシーケンスを有する半導体記憶装置のデータ書き込み方法において、書き込みシーケンスは、目標しきい値レベルの高いメモリセルの順に書き込みが終了するように、書き込み制御を行う。 - 特許庁

After stored data of memory cells MC11-MCm1 connected to a word line WL1 are transferred simultaneously to read-registers Rreg-1 to Rreg-m, stored data of memory cells MC12-MCm2 connected to a word line WL2 are transferred simultaneously to write-registers Wreg-1 to Wreg-m.例文帳に追加

ワード線ＷＬ１に接続されているメモリセルＭＣ１１〜ＭＣｍ１の格納データがリードレジスタＲｒｅｇ−１〜Ｒｒｅｇ−ｍに一斉に転送された後，ワード線ＷＬ２に接続されているメモリセルＭＣ１２〜ＭＣｍ２の格納データがライトレジスタＷｒｅｇ−１〜Ｗｒｅｇ−ｍに一斉に転送される。 - 特許庁

The small light dot generating section 36 selects new pixels one after another until the total sum of gradation values of the differential gradation data to which the negative value correction processing is applied reaches a prescribed threshold value or over to produce cells and to generate a small light dot to the gravity center of the cells.例文帳に追加

淡小ドット生成部３６は、負値の補正処理を行った差分階調データに対して、階調値の総和が所定の閾値以上となるまで新たな画素を次々に選択してセルを生成し、セルの重心に淡小ドットを生成する。 - 特許庁

The sense circuits sense and verify the data written into the memory cells while the bit lines are charged to high potential, and set the bit lines, connected with the memory cells determined as defective from the verification result, to high potential during a verification period.例文帳に追加

複数のセンス回路は、ビット線を高電位に充電した状態でメモリセルに書き込まれたデータをセンスしてベリファイを行い、ベリファイ結果が不良と判定したメモリセルが接続されているビット線を、ベリファイ期間中に高電位に設定する。 - 特許庁

When data of '001' is written in memory cells S1-S3 on the same word line WLn, a current is made to flow from one side of a word line WLn and bit lines BLn-1 to BLn+1 to the other side, and '0' is written in M cells S1-S3.例文帳に追加

同一のワード線ＷＬｎ上のメモリセルＳ１〜Ｓ３に’００１’のデータを書き込む場合、ワード線ＷＬｎ、およびビット線ＢＬｎ−１〜ＢＬｎ＋１の一方から他方にかけて電流を流し、メモリセルＳ１〜Ｓ３に’０’をそれぞれ書き込む。 - 特許庁

One sequence instruction (410a) correctly reproduces the cells of the audio visual data (400) A, B, and C, but is hidden among many other sequence instructions (410b) which incorrectly reproduce the sequence of cells (e.g., BAC, ACB, and CAB).例文帳に追加

そのような一つのシーケンス命令（４１０ａ）は、オーディオビジュアルデータ（４００）のセルＡ、Ｂ、Ｃを正しく再生するが、その一連のセルを不正に再生する（例えば、ＢＡＣ、ＡＣＢ、ＣＡＢ等のように）他の多くのシーケンス命令（４１０ｂ）の中に隠される。 - 特許庁