「data cells」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

The specification executing part 14 performs an input and an output of the screen and/or an input and an output of data by referring to contents of the generated cells, and as a result processing described by the script is executed.例文帳に追加

生成されたセルの内容を参照して、仕様実行部１４が、画面入出力および／またはデータ入出力をなすことにより、スクリプトに記述された処理が実行される。 - 特許庁

To provide a flow control circuit which reduces the number of cells for flow control between transmission and reception and prevents data omission due to the loss of flow control information owning to transmission line noise, etc.例文帳に追加

送受信間のフロー制御用セルの数を低減し、伝送路ノイズ等によるフロー制御情報の喪失によるデータ欠落が生じないフロー制御回路を提供する。 - 特許庁

On the basis of image data stored in a memory, the size of a two-dimensional code in an image is found (S110) and by acquiring the number of located cells (S120), a cell size is calculated (S130).例文帳に追加

メモリに記憶された画像データに基づき、画像中の２次元コードの大きさを求め（Ｓ１１０）、セルの配列数を取得することによって（Ｓ１２０）、セルサイズを計算する（Ｓ１３０）。 - 特許庁

To enable memory cells to vary little in characteristics and to reduce bit costs simultaneously in a nonvolatile semiconductor memory device where the inversion layer of the surface of a semiconductor substrate is used as a data line.例文帳に追加

半導体基板表面の反転層をデータ線として利用する不揮発性半導体記憶装置において、メモリセル間特性ばらつきの低減とビットコストの低減の両立を図る。 - 特許庁

This electronic data processing system executes a series of processings described by a program, at least part of which can be processed by programmable logic circuits, and has a plurality of logic cells as programmable logic circuits.例文帳に追加

プログラムで処理を記述した一連の処理を実行するものであり、その一連の処理の少なくとも一部分が、プログラマブル論理回路で処理可能である情報処理システムである。 - 特許庁

To provide a reference voltage generating circuit which generates an accurate reference potential, so that a sense amplifier correctly discriminates whether the data read from memory cells are '1' or '0'.例文帳に追加

メモリセルから読み出したデータが“１”または“０”のいずれであるのかを、センスアンプで正しく判定できるように、正確な基準電位を発生する基準電圧発生回路を提供する。 - 特許庁

After data stored in the memory cells 1 is reset to "0", an analog current Iin proportional to the analog voltage Vin is shunted to (2^n-1) bit lines BL of each memory block MB(2^n-1).例文帳に追加

メモリセル１の記憶データを「０」にリセットした後に、アナログ電圧Ｖｉｎに比例するアナログ電流Ｉｉｎを、各メモリブロックＭＢ（２^ｎ−１）の（２^ｎ−１）本のビット線ＢＬに分流させる。 - 特許庁

The amount of the data shared by holding circuits for holding the discharge state of respective cells is thereby reduced and therefore the designing even by the use of the common and ordinal elements is made possible.例文帳に追加

それにより、各セルの放電状態を安定に維持する維持回路が分担するデータの量が減少するので、凡庸常用素子を使用しても設計できるようになった。 - 特許庁

A data storage device (8) including the resistive cross point array (10) of memory cells (12), a plurality of word lines (14), a plurality of bit lines (16), and a sense amplifier (24) which utilizes an injection charge amplifier (30) is disclosed.例文帳に追加

メモリセル(12)の抵抗性クロスポイントアレイ(10)と、複数のワード線(14)と、複数のビット線(16)と、注入電荷増幅器(30)を利用するセンス増幅器(24)とを含むデータ記憶装置(8)が開示される。 - 特許庁

To provide a method for analysis of cell cycle capable of acquiring data useful for the analysis of a cell cycle, even if cells are recognized as clusters without excluding the cluster.例文帳に追加

細胞が塊として認識されていても、それを除外することなく細胞周期解析に有用なデータを引き出すことが可能な細胞周期解析方法を提供する。 - 特許庁

The display device 1 has driving circuits 11 and 20 which supply data pulses synchronized with scan pulses to display cells CL, ..., through column electrodes while applying the scan pulses to row electrodes.例文帳に追加

表示装置１は、行電極に走査パルスを印加する一方、走査パルスに同期したデータパルスを列電極を介して表示セルＣＬ，…に供給する駆動回路１１，２０を有する。 - 特許庁

A semiconductor storage includes first and second bit lines B3b, B0a, where data from first and second memory cells are read each by activating a word line W.例文帳に追加

半導体記憶装置は、ワード線Ｗが活性化されることにより第１、第２メモリセルからのデータがそれぞれ読み出される第１ビット線Ｂ３ｂ、第２ビット線Ｂ０ａを含む。 - 特許庁

A memory core has a plurality of memory cells and sequentially outputs data read from the memory cell corresponding to the internal address in response to activation of a column selection signal at the burst read operation.例文帳に追加

メモリコアは、複数のメモリセルを有し、バースト読み出し動作時に、コラム選択信号の活性化に応答して内部アドレスに対応するメモリセルから読み出されたデータを順次出力する。 - 特許庁

In this plasma addressed display device, an amount of crosstalk of a display cell unit is detected from voltages of data electrodes and potentials of virtual electrodes of adjacent three display cells by a micro crosstalk detecting circuit 202.例文帳に追加

ミクロクロストーク検出回路２０２によって、隣接する３つの表示セルにおけるデータ電極の電圧と仮想電極の電位とから、表示セル単位のミクロクロストーク量を検出する。 - 特許庁

The driving method for the LCD panel provided with a driving IC and a plurality of display groups consisting of a plurality of display cells respectively connected to data electrodes and gate electrodes is provided.例文帳に追加

本発明は、駆動ＩＣと、それぞれ、データ電極とゲート電極に結合される複数のディスプレイセルからなる複数のディスプレイ群と、を備えるＬＣＤパネルの駆動方法を提供する。 - 特許庁

The semiconductor memory device is provided with: many nonvolatile memory cells MC in which write-in of data is limited to the prescribed logical value; and a plurality of memory cores M1 to M4 made an object of access control respectively independently.例文帳に追加

データ書き込みが所定論理値に制限される多数の不揮発性メモリセルＭＣを備えて、各々独立してアクセス制御の対象とされる複数のメモリコアＭ１〜Ｍ４を備える。 - 特許庁

Multiple sense amplifiers S/A1 are provided in a manner corresponding to the bit lines, respectively, and detect the data stored in the memory cells through a bit line selected from the bit lines.例文帳に追加

複数のセンスアンプＳ／Ａ１は、それぞれ複数のビット線に対応して設けられており、該複数のビット線から選択されたビット線を介してメモリセルに格納されたデータを検出する。 - 特許庁

This device is provided with bit lines BL0, BL1, memory cells MC1 connected to each of the bit lines BL0, BL1, and a data read-out circuit 2 connected to the bit lines BL0, BL1.例文帳に追加

ビット線ＢＬ０、ＢＬ１と、これらビット線ＢＬ０、ＢＬ１それぞれに接続されたメモリセルＭＣ１と、ビット線ＢＬ０、ＢＬ１に接続されたデータ読み出し回路２とを具備する。 - 特許庁

An ATM transmitter 1-2 of the receiving side decides the continuity of the data breaking position information OSF on a plurality of received ATM cells by using an OSF check part 1-21.例文帳に追加

受信側のＡＴＭ伝送装置１−２は、受信した複数のＡＴＭセルに亙るこのデータ区切り位置情報ＯＳＦの連続性を、ＯＳＦチェック部１−２１により判定する。 - 特許庁

The nonvolatile semiconductor memory device has a memory cell array in which electrically re-writable nonvolatile memory cells are arranged, a first register group 9-1 holding control data used for operation control, an adjusting data storing region storing adjusting data for finely adjusting the control data set in the memory cell array, and a second register group 9-2 holding the adjusting data read from the adjusting data storage region.例文帳に追加

不揮発性半導体記憶装置は、電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイと、動作制御に用いられる制御データを保持する第１のレジスタ群９−１と、前記メモリセルアレイ内に設定された、前記制御データを微調整するための調整データを記憶する調整データ記憶領域と、前記調整データ記憶領域から読み出された調整データを保持する第２のレジスタ群９−２と、を有する。 - 特許庁

The control circuit 1 perform read/write of data with a unit of n memory cells 3 (n is an integer ≥2) in the first storage area 2A, and performs read/write of data with a unit of one memory cell 3 in the second storage area 2B.例文帳に追加

制御回路１は、第１記憶領域２Ａ中のｎ個（ｎは２以上の整数）のメモリセル３を単位としてデータの読み書きを実行し、また、第２記憶領域２Ｂ中の１個のメモリセル３を単位としてデータの読み書きを実行する。 - 特許庁

To provide a solid-state imaging apparatus capable of improving a data reading speed by reading data, in parallel with one another, from a plurality of pixel cells adjacent to one another on the same column, and surely suppressing occurrence of crosstalk.例文帳に追加

同じ列上で隣接する複数の画素セルからデータを並列的に読み出すことにより、データ読み出し速度の向上を図ることが可能であり、且つ、クロストークの発生を確実に抑制することができる固体撮像装置を提供する。 - 特許庁

The pattern addition part 10 assigns patterns corresponding to a plurality of set threshold voltages to nonvolatile memory cells, and adds a pattern corresponding to the threshold voltage of the last writing in the data writing to a data part as an additive pattern.例文帳に追加

パターン付加部１０は、不揮発性メモリセルに設定された複数のしきい値電圧にそれぞれ対応するパターンを割り当て、データ書き込み時に最後の書き込みとなるしきい値電圧に対応したパターンを付加パターンとしてデータ部に付加する。 - 特許庁

By not performing each of operations of data read, error detection, the error correction and write back for the corrected data to all memory cells, but omitting a part of each of these operations when there is not an error, the exit transition time is shortened.例文帳に追加

エグジット時のデータ読み出し、誤り検出、誤り訂正、訂正データの書き戻しの各動作を全てのメモリセルに対して行うのではなく、誤りがない場合にはこれら各動作の一部を省略することにより、エグジット遷移時間の短縮を図る。 - 特許庁

To provide a method for robustly and surely converting the boundary data of an object into in-cell shape data in a cell complex where rectangular parallelepiped cells whose boundary planes are orthogonal are assembled without any clearance, and for reducing a computational load.例文帳に追加

対象物の境界データを境界平面が直交する直方体セルが隙間なく集合したセル複合体内のセル内形状データに、頑強かつ確実に変換することができ、計算負荷を軽減できる方法を提供する。 - 特許庁

And the column selecting section 27 selects one memory cell column in a first mode, and connects a bit line BL or BL# connected to one selecting memory cell and reference data lines DLr0, DLr1 connected to the dummy memory cells to a data read-out circuit 60.例文帳に追加

列選択部２７は、第１のモードでは、１つのメモリセル列を選択して、１個の選択メモリセルと接続されたビット線ＢＬまたはＢＬ♯と、ダミーメモリセルと接続された参照データ線ＤＬｒ０，ＤＬｒ１をデータ読出回路６０と接続する。 - 特許庁

To surely insert data to a medium with a minimum delay time at all times by arbitrating the order of insertion of a plurality of kinds of data (cells) having the same insertion priority to a transmission line, on the basis of a write sequence to a buffer.例文帳に追加

同一挿入優先順位をもった複数種のデータ（セル）の伝送路への挿入順序をバッファへの書き込み順序に基づいて調停することで、常に、最小限の遅延時間で確実なデータ挿入を行なえるようにする。 - 特許庁

When the write-in of the output values (FBM data) of the comparator 5-1 for all cells of the RAM 1-1 into the RAM 1-2 is completed, the FBM data are read out from the RAM 1-2 and given to a scan register 8-2 through a selector 7-2.例文帳に追加

ＲＡＭ１−１の全セルについてのコンパレータ５−１の出力値（ＦＢＭデータ）のＲＡＭ１−２への書き込みが終了したときは、ＲＡＭ１−２からＦＢＭデータを読み出してセレクタ７−２を介してスキャンレジスタ８−２に与える。 - 特許庁

At read-out operation, read-out/write-in of the data of one memory cell are conducted for one word line, and read-out/write-in of data of a plurality of memory cells indicated in a region 12 are performed, by selecting a plurality of word lines.例文帳に追加

読み出し動作時、１本のワード線に対して１個のメモリセルのデータの読出し／書き込みが行われ、複数のワード線を選択することにより、領域１２で示されるような複数のメモリセルのデータの読出し／書き込みが行われるように構成する。 - 特許庁

The addition of the physical information, such as placement coordinates, a utilization rate and a voltage drop value, to the instance names of the macro cells enables the understanding of the physical information without reference to layout data to facilitate a simulation analysis and layout data corrections.例文帳に追加

マクロセルのインスタンス名に配置座標、敷詰率、電圧降下値等の物理情報を付与することにより、レイアウトデータを参照することなく物理情報を把握することが可能となり、シミュレーションの解析、レイアウトデータの修正が容易になる。 - 特許庁

On the objects, attribute data representing data of the appliances constituting the air conditioning system, and an arithmetic expression representing characteristics of the appliances are written on a mass of cell groups on the sheet, and the collection of cells is treated as the model to be simulated.例文帳に追加

このオブジェクトは、シート上の一塊のセル群に空調システムの構成する機器の諸元を表す属性データ、機器の特性を示す演算式などを書き込み、このセルの集合を機器を模擬するモデルとして扱うようにしたものである。 - 特許庁

This device is provided with a memory cell array 1 in which memory cells storing fuse data are arranged, a register 8 for fuse storing fuse data read out from the memory cell and a reference voltage circuit 9 consisting of a differential amplifier for generating reference voltage.例文帳に追加

ヒューズデータが記憶されているメモリセルが配置されているメモリセルアレイ１と、メモリセルから読み出したヒューズデータを格納するヒューズ用レジスタ８と、差動増幅器を有して構成された、基準電圧を発生する基準電圧回路９とを具備する。 - 特許庁

Example: A solar cells manufacturer, which contributes to curb GHG emissions from thermal power generation by expanding its production and sales activities on one hand, could be deemed as “a company with more GHG emissions in its value chain” if evaluated based on only Scope 1+2+3 data w ithout avoided emissions data . 例文帳に追加

例：太陽電池メーカーは、生産・販売を拡大することで社会全体でのGHG排出量の抑制に貢献するはずだが、Scope1-3 排出量のみで評価すれば「バリューチェーン全体のGHG排出量が増加した企業」とみなされてしまう。 - 経済産業省

The semiconductor storage device provided with memory cells for storing the data in accordance with whether electric charges such as an electron are accumulated or not in a floating gate FG, has a feature that the data desirable to be restored are stored by making these memory cells to a first memory cell Q2 having a first charge exchange capability and a second memory cell Q3 having a second charge exchange capability.例文帳に追加

本発明は、フローティングゲートＦＧに電子などの電荷を蓄積するまたはしないことによりデータを記憶するメモリセルを有する半導体記憶装置において、そのメモリセルを第１の電荷交換能力を持つ第１のメモリセルＱ２と第２の電荷交換能力を持つ第２のメモリセルＱ３にすることで、復活させたいデータを記憶させることを特徴とする。 - 特許庁

A scanner mechanism comprises: a meta-material lens member 11 which is made of a meta-material comprising a plurality of element cells and having a negative refraction index and has a focal point of light radiated from a document image 31 therein; and an image data generator 13 for generating image data on the basis of electromagnetic wave information of the element cells located at a focal point portion 40.例文帳に追加

本発明に係るスキャナ機構は、複数の要素素子からなり負の屈折率を有するメタマテリアルにより形成され、原稿画像３１から照射される光の焦点が自らの内部に存在するメタマテリアルレンズ部材１１と、前記焦点部分４０に存在する前記要素素子の電磁波情報に基づいて、画像データを生成する画像データ生成部１３とを備える。 - 特許庁

The device is the semiconductor memory device constituted by arranging NAND strings in which a plurality of electrically rewritable non-volatile memory cells are connected in series, the device has a first data region and a second data region which has smaller capacity than that of the first data region and achieves high speed random access.例文帳に追加

複数の電気的書き換え可能な不揮発性メモリセルが直列接続されたＮＡＮＤストリングを配列して構成される半導体記憶装置であって、第１のデータ領域と、前記第１のデータ領域に比べて小容量でかつ高速のランダムアクセスが可能な第２のデータ領域とを有する。 - 特許庁

A digital compressed video signal transmission system equipped with a transfer processor for dividing compressed MPEG video data into transfer cells for transmission is provided in order to detect lost or destroyed data for the synchronization of the system by uniquely defining transferred data of several protocol levels.例文帳に追加

圧縮されたＭＰＥＧビデオデータを送信用の転送セルに分割するための転送プロセッサを具備するデジタル圧縮ビデオ信号送信システムは、いくつかのプロトコルレベルが転送されるデータを独特に定義しシステムを同期化するために、喪失あるいは破壊されたデータの検出に備えて提供される。 - 特許庁

The nonvolatile semiconductor memory device includes: a cell unit including first and second selection transistors and a memory strings provided between the first and second selection transistors and composed of a plurality of serially connected electrically rewritable memory cells operative to store effective data; and a data writing means operative to write data into the memory cell.例文帳に追加

第１及び第２の選択ゲートトランジスタ、並びに前記第１及び第２の選択ゲートトランジスタ間に設けられ電気的に書き換え可能で実効的なデータを記憶する複数のメモリセルが直列接続されたメモリストリングスからなるセルユニットと、前記メモリセルにデータの書き込みを行うデータ書き込み手段とを備える。 - 特許庁

In this driving method of a plasma display panel, scanning pulses are made to be successively supplied to scanning/sustaining electrodes by supplying data pulses to addressing electrodes during an address period for selecting discharge cells and by supplying auxiliary data pulses to the addressing electrodes so as to be positioned at fronts and rears of the data pulses.例文帳に追加

本発明によるプラズマディスプレーパネルの駆動方法は、放電セルを選択するためのアドレス期間の間にアドレス電極にデータパルスを供給し、その際、データパルスの前と後ろに位置されるように補助データパルスをアドレス電極に供給し、走査／サステイニング電極に走査パルスを順次供給する。 - 特許庁

The data of a plurality of memory cells on the same word line connected to the plurality of bit lines of a memory circuit 10 are read to a stored data inversion circuit 20 via the plurality of bit lines, and the read data are logically inverted to be written to the same memory cell of the memory circuit 10 via the plurality of bit lines.例文帳に追加

メモリ回路１０の複数のビット線に接続された同一のワード線上の複数のメモリセルのデータを当該複数のビット線を介して記憶データ反転回路２０に読み出し、該読み出したデータを論理的に反転して、当該複数のビット線を介してメモリ回路１０の同一のメモリセルに書き込む。 - 特許庁

Whether the state of data read from a selected memory cell is changed to a different state when an adjacent memory cell is programmed or not is discriminated on the basis of data read from adjacent memory cells of the selected memory cell, respectively, and the data read from the selected memory cell are corrected according to the discriminated result.例文帳に追加

選択されたメモリセルの隣接したメモリセルから各々読み出されたデータに基づいて、選択されたメモリセルから読み出されたデータの状態が隣接したメモリセルがプログラムされる時に異なる状態に変化されているか否かを判別し、判別結果に応じて選択されたメモリセルから読み出されたデータを補正する。 - 特許庁

When the target is detected, the radar device extracts detection data and, additionally as faint data, reception levels of the adjacent cells in the angular direction in which the target is not detected, and uses them, in conjunction with the detection data, to compute angular information when angular information is calculated as the target position information.例文帳に追加

そして、目標を検出した場合には、目標の位置情報としての角度情報を算出するにあたって、検出データに加え、角度方向に隣接しかつ目標が検出されなかったセルの受信レベルを微弱データとして抽出し、検出データとともに角度情報算出の演算に用いる。 - 特許庁

A data output circuit is provided in a boundary scan cell for internal-connecting the fellow chips, out of the boundary scan cells in the midway positioned in an output terminal side of the boundary scan path in its one side, and a data input circuit is provided in the boundary scan cell internal-connected to the boundary scan cell provided with the data output circuit.例文帳に追加

また、一方のバウンダリスキャンパスの出力端側に位置する途中のバウンダリスキャンセルのうちで、チップどうしを内部接続するバウンダリスキャンセルにデータ出力回路を設けるとともに、このデータ出力回路を設けたバウンダリスキャンセルと内部接続したバウンダリスキャンセルにデータ入力回路を設けた。 - 特許庁

Serial data 101 inputted to a data distribution circuit 1 are distributed to one of n pieces of the cells for which 512 bits are one unit on this memory 3 specified by an address 102 and the data are stored in the address specified by a bit address generator 2 for moving the address by one bit each by a clock 102.例文帳に追加

データ振分け回路１に入力されたシリアルデータ１０１をアドレス１０２で指定されたメモリ３上の５１２ビットを一単位としたｎ個のセルのうちの一つのセルに振分け、クロック１０２によって１ビットずつアドレスを移動するビットアドレス発生器２の指定するアドレスにデータを格納する。 - 特許庁

The semiconductor memory apparatus is provided with a memory cell array in which a plurality of memory cells are arranged and a sense amplifier circuit for reading out data of the memory cell array, exclusive OR operation processing is performed between read-out data of the memory cell array and expected value data supplied from the outside in the sense amplifier circuit.例文帳に追加

半導体記憶装置は、複数のメモリセルが配列されたメモリセルアレイと、前記メモリセルアレイのデータ読み出しを行うためのセンスアンプ回路とを備え、前記センスアンプ回路内で、前記メモリセルアレイの読み出しデータと外部から供給された期待値データとの間で排他的論理和演算処理が行われる。 - 特許庁