「data cells」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

Thus, all areas or all cells inside fixed continuous cell areas 10a and 10b of each of segmenting symbols can be efficiently made into continuous black (irradiated) areas in a short time almost without a gap (non-irradiated part) and respective black cells in the data area can be efficiently made into square unit black (irradiated) areas.例文帳に追加

この方式によると、各切出しシンボルの一定連続セル領域１０ａ，１０ｂ内の全域または全セルを短時間で効率よく、殆んど隙間（非照射部分）なく一定パターンの連続黒（照射）領域とすることができ、データ領域内の各黒セルを効率よく正方形の単位黒（照射）領域とすることができる。 - 特許庁

In the semiconductor memory including word lines and bit lines arranged in a matrix and a plurality of memory cells 110 provided at intersections of the word lines and the bit lines, bit line precharge circuits 120 are provided for controlling potential of a low-data holding power supply to be supplied to memory cells 110 provided on the same bit lines.例文帳に追加

マトリクス状に配置されたワード線およびビット線と、前記ワード線とビット線との交差点に配置された複数のメモリセル１１０とを有する半導体記憶装置において、同一のビット線上に配置されたメモリセル１１０に供給されるローデータ保持電源の電位を制御するビット線プリチャージ回路１２０を設ける。 - 特許庁

The MONOS memory 2 has a memory cell array in which a plurality of memory cells storing data by accumulating electric charges in an electric charge trap in a plurality of ferroelectric films laminated on the semiconductor are arranged in a matrix state and memory cells are connected by a plurality of common lines of a row direction and a column direction.例文帳に追加

ＭＯＮＯＳメモリ２が、半導体上に積層された複数の誘電体膜内の電荷トラップに電荷を蓄積してデータを記憶する複数のメモリセルを行列状に配置させ、行方向および列方向の複数の共通線によりメモリセル間を接続させたメモリセルアレイを有している。 - 特許庁

The arithmetic compression method includes a NEW_CODEMULMPS processing S13 for collectively encoding a group of cells that an aggregate of cells having a value which is matched to a superior probability symbol MPS and for which an estimate LSZ of an appearance probability of an inferior probability symbol LPS is matched to a preset lower limit value, in input image data.例文帳に追加

本実施形態に係る算術圧縮方法は、入力画像データのうち、優勢確率シンボルＭＰＳに一致し、かつ、劣勢確率シンボルＬＰＳの出現確率の推定値ＬＳＺが予め設定された下限値に一致する値をもつセルの集合であるセル群を一括して符号化するＮＥＷ＿ＣＯＤＥＭＵＬＭＰＳ処理Ｓ１３を含んでいる。 - 特許庁

Cellular arrays at a high operating rate many numbers of which are connected in parallel are realized by localizing data transfer through direct allocation of control / data flow graph and decreasing the area of a wire module and the delay through connection limited to four adjacent neighboring cells and a bit serial architecture.例文帳に追加

コントロール／データフローグラフの直接アロケーションによりデータ転送を局所化するとともに、隣接４近傍セルに限定した接続と、ビットシリアルアーキテクチャにより配線モジュールの面積と遅延を減少し、高稼働率で高並列なセルラアレーを実現する。 - 特許庁

Thereby, the same frequency can be used as a local signal to be multiplied for the control channel and the data channel while using the control channel with frequency different from cells so that the fast switching of reception between the control channel and the data channel can be made.例文帳に追加

これにより、セル間で異なる周波数で制御チャネルを使用しながら、制御チャネル及びデータチャネルに対して乗算されるローカル信号として同じ周波数を用いることができ、高速に制御チャネルとデータチャネルとの受信の切り換えを行うことができる。 - 特許庁

To provide a ferroelectric storage device capable of taking out signals of a potential sufficient for reading a data from micronized capacitors (memory cells), whose power consumption at the time of writing data can be reduced, and in which an area for all chips can be reduced.例文帳に追加

微細化されたキャパシタ（メモリセル）からデータを読み出すための十分な電位の信号を取り出すことができ、データ書込時の消費電力を小さくすることができると共に、チップ全体の面積を小さくすることができる強誘電体記憶装置を提供する。 - 特許庁

The memory cells have data storage resistance elements that are variable resistance elements, and the reference resistance circuit has first reference resistance elements Rr1 and second reference resistance elements Rr2 that are variable resistance elements each having the same structure as the data storage resistance elements.例文帳に追加

メモリセルは可変抵抗素子であるデータ記憶抵抗素子を有し、参照抵抗回路は、それぞれがデータ記憶抵抗素子と同じ構造を有する可変抵抗素子である第１の参照抵抗素子Ｒｒ１及び第２の参照抵抗素子Ｒｒ２を有している。 - 特許庁

In the compression processor 1, a data storage part 2 manages the addresses of pixels so that they continue in the same direction in respective rows formed of the cells of image data and the cell (pixel) at the end of one row is continued to the leading cell of the other row in the respective two adjacent rows.例文帳に追加

圧縮処理装置１では、データ格納部２は、画像データのセルが成す各行では同一方向に連続し、かつ、隣接する各２行では一方の行の末尾のセル（画素）が他方の行の先頭のセルと連続するよう画素のアドレスを管理する。 - 特許庁

The programming operation method for a flash memory device includes: a plurality of multi-level cells connected to a plurality of bit line pairs and a plurality of word lines respectively; and a page buffer circuit including a high-order bit register for storing input data and outputting the input data or inverted input data, and a low-order bit register for receiving the transmission of the input data through the high-order bit register.例文帳に追加

複数のビットライン対と複数のワードラインにそれぞれ連結される複数のマルチレベルセルと、入力データを格納し、前記入力データあるいは反転された入力データを出力する上位ビットレジスタと、前記上位ビットレジスタを介して入力データの伝達を受ける下位ビットレジスタを含むページバッファ回路とを含むフラッシュメモリ装置のプログラム動作方法。 - 特許庁

The first memory architecture has (p) banks, and has a page size of m/2 bytes of m/2 memory cells connected to one word line in each of the banks, and n/2 data terminals DQ.例文帳に追加

第１メモリアーキテクチャは、ｐ個のバンクよりなり、前記各バンク内で一本のワードラインに連結されるメモリセルがｍ／２個であるｍ／２バイトのページサイズとｎ／２個のデータターミナルＤＱ数とを有する。 - 特許庁

For example, when the clock cycle becomes longer, by increasing the number of dynamic memory cells to be refreshed per refresh request signal, it is possible to reliably maintain data in the dynamic memory cell without depending on the clock cycle.例文帳に追加

例えば、クロック周期が長くなったときに、リフレッシュ要求信号毎にリフレッシュするダイナミックメモリセルの数を増加させることで、クロック周期に依存せずダイナミックメモリセル内のデータを確実に保持できる。 - 特許庁

CCD(charge coupled device) cameras are set in each cultivation unit, and image data of cells adhered to the bottom of a first cultivation space 46a or a second cultivation space 46b are thereby outputted to the control unit.例文帳に追加

各培養ユニット内にはＣＣＤカメラが設けられ、第１培養空間４６ａ又は第２培養空間４６ｂの底部に接着した細胞の画像データを制御装置に出力する。 - 特許庁

A memory cell can be made a different threshold voltage state conforming to different electric charges exchange capability of memory cells by erasing a whole plane of a memory cell, and initial data desired to restore can be read out.例文帳に追加

メモリセルへの全面消去を行うことにより、メモリセルの異なる電荷交換能力に従って、異なる閾値電圧状態にすることができ、復活させたい初期データの読み出しが可能になる。 - 特許庁

This circuit is provided with at least one pair of memory core which has plural memory cells consisting of capacitors and in which the same data is written, a refresh generating circuit, a refresh control circuit, and read- out control circuit.例文帳に追加

キャパシタからなる複数のメモリセルを有し、同一のデータが書き込まれる少なくとも一対のメモリコアと、リフレッシュ発生回路と、リフレッシュ制御回路と、読み出し制御回路とを備えている。 - 特許庁

Memory cells are constituted of: the ferroelectric capacitors 30 storing data by bias of polarization of the ferroelectric films; and selection transistors 20 connected in parallel to the ferroelectric capacitors 30.例文帳に追加

強誘電体膜の分極の偏位によってデータを記憶する強誘電体キャパシタ３０と、該強誘電体キャパシタ３０に並列に接続された選択トランジスタ２０とによってメモリセルが構成されている。 - 特許庁

Call plate driver circuits 11, 12 perform output for drive lines 9, 10 for applying voltage to ferroelectric memory cells 3, 4 when data is read by control of a control circuit 16.例文帳に追加

セルプレート・ドライバ回路１１，１２は、制御回路１６の制御により、データを読み出す際に強誘電体メモリセル３，４に電圧を印加するためのドライブ線９，１０に対して出力を行う。 - 特許庁

Each color data of RGB is corrected based on the grayscale correction tables 4a and 4b corresponding to incorporated liquid crystal cells 8a and 8b in the plurality of grayscale correction tables 4a and 4b in the memory section 3.例文帳に追加

そして、記憶部３の複数の階調補正テーブル４ａ、４ｂのうち、組み込まれた液晶セル８ａ、８ｂに対応する階調補正テーブル４ａ、４ｂに基づいてＲＧＢ各色データを補正する。 - 特許庁

The charge levels of the first row of the cells have a uniform influence from the charge levels of the second row, and consequently, the chance of successfully reading the data stored in the first row is significantly increased.例文帳に追加

セルの第１の行の電荷レベルは、第２の行の電荷レベルから均一な影響を受け、その結果、第１の行に記憶されたデータの読出しに成功する可能性が大幅に上昇する。 - 特許庁

A target cell amplitude information addition processing section 105 divides target data in a selection range inputted from the outside into cells consisting of distance resolution and azimuth resolution, and adds an amplitude value for each cell.例文帳に追加

目標セル振幅情報付加処理部１０５は、外部入力された選択範囲内の目標データを距離分解能と方位分解能からなるセルに分割し、セル毎に振幅値を付加する。 - 特許庁

To provide a semiconductor memory device and a method of driving the same, which prevent data stored in memory cells from being corrupted when powered on, even when an external voltage is used for bit lines and plate lines as it is.例文帳に追加

外部電圧そのままビット線およびプレート線に用いる場合であっても、電源投入時にメモリセルに格納されたデータを破壊しない半導体記憶装置およびその駆動方法を提供する。 - 特許庁

To prevent communication at a fully high bit rate from becoming difficult since electric waves discharged from each base station interfere each other at the boundary region of cells and sectors in an HDR(high data rate) system.例文帳に追加

ＨＤＲシステムにおいてセルやセクタの境界領域で、各基地局から発射される電波が互いに干渉しあって十分に高いビットレートでの通信が困難になることを防止する。 - 特許庁

To enable to easily judge deterioration of a lithium ion battery pack having a plurality of lithium ion battery cells connected, without using back data or the like showing a correlation between battery deterioration and physical property value change.例文帳に追加

複数のリチウムイオン電池セルが接続されてなるリチウムイオン電池パックの劣化を、電池劣化と物性値変化との相関を表すバックデータ等を用いることなく容易に判定できるようにする。 - 特許庁

Read operations are performed a plurality of times under the same read conditions to the memory cells in the memory cell array 1, and a plurality of read data is stored in a latch unit 3-1 in a sense amplifier circuit 3.例文帳に追加

メモリセルアレイ１におけるメモリセルに対して、同一の読み出し条件で読み出し動作を複数回行い、読み出した複数のデータがセンスアンプ回路３内のラッチユニット３−１に格納される。 - 特許庁

To provide a semiconductor memory device in which a copy time of data of twin cells in shifting to a partial mode is shortened and increment of an access time caused by refresh operation is suppressed and to provide its control method.例文帳に追加

パーシャルモード移行時におけるツインセルのデータのコピー時間の短縮化を図り、リフレッシュ動作によるアクセスタイムの増大を抑止する半導体記憶装置及びその制御方法の提供。 - 特許庁

To provide a liquid crystal display device capable of preventing a defect in image quality under a super-pixel gray pattern by making respective green pixel cells receive data under the same charge conditions, and a method of driving the same.例文帳に追加

各緑色画素セルが同一の充電条件下でデータを受けることで、スーパーピクセルグレーパターン下での画質不良を防止できる液晶表示装置及びその駆動方法を提供する。 - 特許庁

To provide a program method of a flash memory device provided with first and second bit lines to which a plurality of memory cells for storing multi-bit data indicating one of a plurality of states are connected.例文帳に追加

複数の状態のうちのいずれか１つを示すマルチビットデータを記憶するための複数のメモリセルが接続された第１及び第２ビットラインを具備したフラッシュメモリ装置のプログラム方法が提供される。 - 特許庁

At the time of read-out of data, a pseudo ground line VGj provided corresponding to a pair of bit lines BLj, /BLj of memory cells 11_i,_j to be read out is connected to ground voltage GND through a transistor 31_j.例文帳に追加

データ読み出し時には、読み出し対象のメモリセル１１_i,j のビット線対ＢＬｊ，／ＢＬｊに対応して設けられた疑似グランド線ＶＧｊが、トランジスタ３１_ｊを介して接地電圧ＧＮＤに接続される。 - 特許庁

To provide a technology for improving a data transmission efficiency in a radio communication system wherein even cells using different frequencies are used for an object of surrounding cell searching by allowing mobile stations operated at a certain frequency to execute intermittent reception.例文帳に追加

或る周波数で動作する移動局に間欠受信を行わせることで、異周波のセルも周辺セルサーチの対象にする無線通信システムにおいて、データ伝送効率を向上させること。 - 特許庁

At the time of displaying the input picture data of one field, the drive control part controls the frequency of reset discharging to initialize the entire discharge cells according to whether a still picture or a moving picture is being display.例文帳に追加

駆動制御部は、１フィールドの入力画素データを表示する際、表示画像が静止画または動画のいずれであるかに応じて、全放電セルを初期化するリセット放電の回数を変更する。 - 特許庁

When a defect is generated at the cell pack, the cause of deterioration of the secondary cells 1a-1d is specified by analyzing the data recorded in the memory 6, and utilized for the improvement and design of the battery pack.例文帳に追加

電池パックに不良が発生した場合に、メモリ６に記録されたデータを解析することにより、二次電池１ａ〜１ｄの劣化原因を特定し、電池パックの改良、設計に生かすことができる。 - 特許庁

In addition, as another method, a rectangle area including all the cells for conversion is specified as the argument of the two-dimensional bar code conversion function, once converted into CSV data and after that, converted into the two-dimensional bar code.例文帳に追加

また、別の方法として変換対象となるセルを全て含む矩形領域を２次元バーコード変換関数の引数に指定し、ＣＳＶデータに一且変換してから２次元バーコードに変換する。 - 特許庁

First and second memory cells 11, 12 constituting a CAM cell 10 are provided with respective first and second capacitors C1, C2 into which first and second register data being reverse to each other are respectively written.例文帳に追加

ＣＡＭセル１０を構成する第１及び第２のメモリセル１１，１２には、互いに反対の第１及び第２の登録データが書き込まれる第１及び第２のキャパシタＣ１，Ｃ２を備えている。 - 特許庁

Automatic dizitization is performed by selecting an analytical region wherein a mesh is adapted to an analytical screen frame, and applying smoothing processing using the mean value of the image data of peripheral pixels to the respective cells of the region.例文帳に追加

自動数値化は、まず、分析画面フレームにメッシュを適用してなる分析領域を選択した後、領域の各セルに周辺ピクセルのイメージデータの平均値を用いたスムージング処理を実施する。 - 特許庁

A semiconductor storage device comprises a memory cell array provided on a semiconductor substrate and including a plurality of memory cells storing data, and a peripheral circuit part provided on the semiconductor substrate and controlling the memory cell array.例文帳に追加

半導体記憶装置は、半導体基板上に設けられデータを記憶する複数のメモリセルを含むメモリセルアレイと、半導体基板上に設けられメモリセルアレイを制御する周辺回路部とを備えている。 - 特許庁

The data structure for shortcircuit power tables 21 represents relationships between waveform rounding, supply voltage and shortcircuit power of basic cells, and has waveform rounding, a voltage condition and shortcircuit power as attributes.例文帳に追加

貫通電力テーブル２１のデータ構造は、基本セルの波形鈍りと電源電圧と貫通電力との間の関係を示し、波形鈍りと電圧条件と貫通電力とを属性として有する。 - 特許庁

To reduce power consumption of row selecting operation and to secure operation margin by suppressing a noise at the time of read-out of data in a semiconductor memory provided with a memory array in which two transistor cells are arranged with half pitch.例文帳に追加

２トランジスタセルをハーフピッチ配置したメモリアレイを備える半導体記憶装置において、行選択動作の低消費電力化およびデータ読出時のノイズ抑制による動作マージン確保を図る。 - 特許庁

In an image processing apparatus 2, first of all, the relevant pixel signals are transferred by a data reading section in accordance with the order in which corresponding photo-detecting cells are arranged horizontally and vertically, and that signal order is changed.例文帳に追加

画像処理装置２では、まず、データ読出部２５により、対応する受光セルが水平及び垂直方向に並ぶ順序に従って当該画素信号が転送され、その信号順序が変更される。 - 特許庁

As a result, on each bit line BL, the accumulation charge of the capacitor C of a plurality of memory cells ML connected to the plurality of word lines WL regarding at least two activated data is connected each.例文帳に追加

これにより、各ビット線ＢＬ上で、それぞれ、活性化された２つ以上のデータに係る複数のワード線ＷＬに接続された複数のメモリセルＭＬのキャパシタＣの蓄積電荷が結合される。 - 特許庁

The present invention provides a method for operating the nonvolatile memory device which includes a plurality of memory cells, including a step of stabilizing data recorded by inducing a boosting voltage on a channel of a memory cell where the data are recorded, and which is selected from a plurality of memory cells, through a channel of at least one memory cell connected to the selected memory cell.例文帳に追加

本発明は、複数のメモリセルを含む不揮発性メモリ素子において、複数のメモリセルのうち、データが記録された選択されたメモリセルに隣接するように連結された少なくとも一つのメモリセルのチャンネルを通じて、選択されたメモリセルのチャンネルにブースト電圧を誘導して記録されたデータを安定化させるステップを含むことを特徴とする不揮発性メモリ素子の動作方法を提供する。 - 特許庁

The integrated circuit memory includes a circuit for individually activating word lines in a first one memory cell per bit operation mode, simultaneously activating at least two word lines in a second operation mode where two or more memory cells are dedicated to each data bit, and providing a word line sequence when first converting stored data in the array of memory cells from the first operation mode to the second operation mode.例文帳に追加

集積回路メモリは回路を含み、回路は、１ビットごとに１メモリセルの第１の動作モードにおいてワード線を個別に活性化し、各データビット専用に２個以上のメモリセルが与えられる第２の動作モードにおいて少なくとも２つのワード線を同時に活性化し、メモリセルのアレイに記憶されたデータを第１の動作モードから第２の動作モードへ最初に切替えるときにワード線シーケンスを与える。 - 特許庁

The method includes steps for: generating data for ATM cell packet arrival times of a number of cells received for a predetermined period of time; determining an SCR parameter; determining a PCR parameter; generating PCR leaky bucket data and SCR leaky bucket data; determining a CDVT parameter utilizing the PCR leaky bucket data; and determining MBS parameter utilizing the SCR leaky bucket data.例文帳に追加

この方法は、予め決められた期間に受信されるいくつかのセルのＡＴＭセルパケット到着時間に関するデータを生成するステップと、ＳＣＲパラメーターを決定するステップと、ＰＣＲパラメーターを決定するステップと、ＰＣＲリーキーバケットデータおよびＳＣＲリーキーバケットデータを生成するステップと、ＰＣＲリーキーバケットデータを使用して、ＣＤＶＴパラメーターを決定するステップと、ＳＣＲリーキーバケットデータを使用して、ＭＢＳパラメーターを決定するステップとを含む。 - 特許庁

The nonvolatile semiconductor memory device of this invention has a memory cell array consisting of a plurality of memory blocks in which electrically rewritable memory cells are arranged and performs a pre-program in which thresholds of all the memory cells in a selected memory block are considered as positive before erasing pieces of data about all the memory cells in the selected memory block among the plurality of memory blocks.例文帳に追加

本発明の不揮発性半導体記憶装置は、電気的に書き換え可能なメモリセルが配列された複数のメモリブロックでなるメモリセルアレイを有する不揮発性半導体記憶装置であって、前記複数のメモリブロックのうちの選択したメモリブロックにおける全ての前記メモリセルのデータを消去する前に、前記選択したメモリブロックにおける全ての前記メモリセルのしきい値を正とするプリプログラムを行うことを特徴としている。 - 特許庁

To provide a semiconductor memory device capable of highly precisely discriminating the information of a memory cell even though a space of distributions of cell current values of data 0 and data 1 of a plurality of memory cells in a memory cell array is extremely narrow or the distributions of them are happened to be overlapped.例文帳に追加

メモリセルアレイ中の複数のメモリセルのデータ０とデータ１のセル電流値の分布の隙間が極端に狭かったり、あるいは、それらの分布が重なってしまうようなことがあっても、メモリセルの情報を高精度に判別することができる半導体記憶装置を提供すること。 - 特許庁

To provide a semiconductor storage device with which information of a memory cell can be discriminated accurately, even if the distribution gap of cell current values of data 0 and data 1 of a plurality of memory cells in the memory cell array is very narrow, or if overlapped state of the distribution takes place.例文帳に追加

メモリセルアレイ中の複数のメモリセルのデータ０とデータ１のセル電流値の分布の隙間が極端に狭かったり、あるいは、それらの分布が重なってしまうようなことがあっても、メモリセルの情報を高精度に判別することができる半導体記憶装置を提供すること。 - 特許庁