「data cells」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

Although a function of the module 2 in the first net list is the same as that of the module 2 in the second net list, cells composing the function are not the same, so that an arrangement area of the module 2 is diverted from the first layout data 107.例文帳に追加

また、第１のネットリスト内のモジュール２と第２のネットリスト内のモジュール２は、機能が同一であるが、機能を構成するセルが同一でないため、第１のレイアウトデータ１０７からモジュール２の配置領域が流用される。 - 特許庁

When the write-in mask information signal has contents that a present write-in operation is to be masked, the writing of data in memory cells 30 in the memory circuit is stopped by invalidating a column selection signal line with the column selection circuit element 42.例文帳に追加

書込みマスク情報信号が現在の書込み動作をマスクすべきであるという内容の時、カラム選択回路要素によってカラム選択信号ラインを無効とし、データのメモリ回路内のメモリセルへの書込みを阻止する。 - 特許庁

A semiconductor memory device is provided with a plurality of memory cell arrays 1 provided with memory cells which can be re-written electrically and which consist of variable resistance elements for storing a resistance value as data, a column control circuit 2, and a row control circuit 3.例文帳に追加

半導体記憶装置は、電気的書き換え可能で抵抗値をデータとして記憶する可変抵抗素子からなるメモリセルを備えた複数のメモリセルアレイ１と、カラム制御回路２及びロウ制御回路３とを備える。 - 特許庁

The position and size of the block of the white void display are specified by operating an operation part 30 and the CPU displays the specified block at a spread sheet part 42 to such a size that the data contents of respective cells can be confirmed.例文帳に追加

そして、操作部３０の操作により、白抜き表示したブロックの位置及びブロックの大きさを指定し、ＣＰＵは、指定されたブロックを表計算部４２に各セル内のデータ内容が確認できる程度の大きさで表示させる。 - 特許庁

Each of a plurality of nonvolatile memory cells (MC) can store data in accordance with level of a threshold voltage, and the low threshold voltage level is regarded as a negative voltage area, and the high threshold voltage level is regarded as a positive voltage area.例文帳に追加

複数の不揮発性メモリセル（ＭＣ）のそれぞれは、閾値電圧レベルの高低に応じてデータを記憶することが可能であり、低い閾値電圧レベルは負電圧領域とされ、高い閾値電圧レベルは正電圧領域とされる。 - 特許庁

The scanning electrode terminals 2 and data electrode terminals 3 are scanned in order to perform write discharging to desired discharge cells to be turned on, and then an AC voltage is applied between the scanning electrode terminals 2 and common electrode terminals 1.例文帳に追加

走査電極端子２とデータ電極端子３との間を順次走査し、点灯したい放電セルに書き込み放電を行なった後、走査電極端子２と共通電極端子１との間に交流電圧を印加する。 - 特許庁

For each of a plurality of cells of a grid which is superimposed on the tile, the index data includes each identifier for each triangular face (26 to 39) of an irregular triangle network which at least partially overlaps with each cell.例文帳に追加

インデックスデータは、タイルと重なり合っている格子の複数のセルのそれぞれ１つについて、各々のセルと少なくとも部分的に重なりあう不整三角形網の各三角形状面（２６から３９）のための識別子をそれぞれ含む。 - 特許庁

As dummy circuits, the SRAM10 is provided with dummy word lines DWL and a plurality of dummy cells 22 connected to the dummy word lines DWL and dummy bit lines DBL and XDBL which are used to read data from a dummy cell 22a.例文帳に追加

ＳＲＡＭ１０には、ダミー回路として、ダミーワード線ＤＷＬと、該ダミーワード線ＤＷＬに接続される複数のダミーセル２２と、ダミーセル２２ａからデータを読み出すためのダミービット線ＤＢＬ，ＸＤＢＬとが設けられている。 - 特許庁

To enhance the general-purpose performance of a device for converting ATM cell format where even an LSI by CMOS or Bi-CMOS process can process ATM cells of a high speed data stream and a bus width in 32-bit well compatible with a CPU can be adopted.例文帳に追加

ＣＭＯＳやＢｉ−ＣＭＯＳプロセスのＬＳＩでも高速データストリームのＡＴＭセル処理が可能とするとともに、ＣＰＵとの整合性のよい３２ビットのバス幅を有することを可能とし、汎用性を高める。 - 特許庁

The semiconductor memory device includes a plurality of memory cells connected to a bit line; and a sense amplifier operative to sense the magnitude of cell current flowing via the bit line in a selected memory cell connected to the bit line to determine the value of data stored in the memory cell.例文帳に追加

ビット線につながる複数のメモリセルと、ビット線に接続されて選択されたメモリセルにビット線を介して流れるセル電流の大小を検知することによりメモリセルに記憶されたデータの値を判定するセンスアンプとを有する。 - 特許庁

Methods for treating samples that have been extracted from the human body (e.g., blood, urine, skin, hair, cells or tissue) and methods for gathering data by analyzing such samples are not considered to be “methods of surgery, therapy or diagnosis of humans.” 例文帳に追加

人間から採取したもの(例：血液、尿、皮膚、髪の毛、細胞、組織)を処理する方法、又はこれを分析するなどして各種データを収集する方法は、「人間を手術、治療又は診断する方法」に該当しない。 - 特許庁

The local- area communication and wide-area communication are actualized by a programmable sequence of interconnection cells equipped with storage means 11, 12, and 13 storing data crossing mutually nonadjacent modules arranged in at least the forward path or return path.例文帳に追加

構内通信及び広域通信を、少なくともフォワードパス又はリターンパスに配置した互いに隣接しないモジュール間を横切るデータを格納する記憶手段１１，１２，１３を具える相互接続セルのプログラマブルシーケンスによって実現する。 - 特許庁

The records of the individual are successively preserved in a storage medium 100 through the Internet 200 as images, sounds and the other data and the records and the frozen biological cells of the individual are related and kept in a place that can withstand an extraordinary natural phenomena.例文帳に追加

個人の記録をインターネット２００を通じて順次、画像や音声やその他データとして記憶媒体１００に保存し、この記録と個人の凍結生体細胞を関連付けて、天変地異に耐えられるような場所に保管する。 - 特許庁

During reading data from any one phase change memory cell chosen among the phase change memory cells in the columns, the first and second bit line selection circuits electrically connect the first and second edges of the local bit line with a global word line.例文帳に追加

カラムの相変化メモリセルのうち選択された何れか一つの相変化メモリセルからデータを読み出す間に、第１及び第２ビットライン選択回路は、ローカルビットラインの第１及び第２端をグローバルワードラインに電気的に連結する。 - 特許庁

In such a manner, it is possible to accurately select the cells to be turned on according to the display data during the addressing period, and control deterioration in a driving margin and display quality of the plasma display device.例文帳に追加

これにより、アドレス電極上に壁電荷がない状態で、アドレス期間において表示データに従い点灯させるセルを正確に選択し、プラズマディスプレイ装置の駆動マージンや表示品位の劣化を抑制することができるようにする。 - 特許庁

To provide a memory controller 10 which is highly efficient in the error correcting processing of data stored in a memory part 30 configured of a plurality of memory cells 31 each of which is classified into each block 33 and to provide a semiconductor storage device 2.例文帳に追加

それぞれが、いずれかのブロック３３に分類可能な複数のメモリセル３１から構成されたメモリ部３０に記憶するデータの誤り訂正処理の効率が良いメモリコントローラ１０および半導体記憶装置２を提供する。 - 特許庁

When data is written successively in the nonvolatile memory cells MC1-MC5, a bit line selecting circuit 18 supplies successively a write potential VCCW outputted from a first prescribed potential generating circuit 110 to bit lines BL1-BL6.例文帳に追加

不揮発性メモリセルＭＣ１〜ＭＣ５へ順次データを書込むとき、ビット線選択回路１８は第１の所定電位発生回路１１０から出力される書込電位ＶＣＣＷをビット線ＢＬ１〜ＢＬ６に順次供給する。 - 特許庁

To provide a testing device which can make even distribution of threshold voltage by accurately controlling threshold voltage distribution after writing data in a plurality of memory cells in a nonvolatile semiconductor memory device being electrically erasable and writable.例文帳に追加

電気的消去・書き込み可能な不揮発性半導体記憶装置における複数のメモリセルにデータを書き込み後の閾値電圧分布を正確に制御して閾値電圧の分布を揃えることができる試験装置を提供する。 - 特許庁

A switching system 15 or 25 receives data cells from the set of (n) pieces of input ports, and according to the contents of a bit map value led into the cell at the entrance of a module, the cell is routed to output ports more than one.例文帳に追加

交換システム１５または２５が、ｎ個の入力ポートのセットからデータ・セルを受信し、モジュールの入口においてセル内に導入されるビットマップ値の内容に従い、セルを１つ以上の出力ポートにルート指定する。 - 特許庁

The nonvolatile logic circuit has a latch having a pair of latch nodes, and a pair of nonvolatile memory cells to be written with data different from each other by applying a first and second write voltages different from each other by the data of the latch node pair, when write enable signals are activated.例文帳に追加

一対のラッチノードを有するラッチ部、及び書き込みイネーブル信号が活性化されれば、一対のラッチノードのデータによって、相異なる第１及び第２書き込み電圧がそれぞれ印加されることによって、相異なるデータの書き込み動作が行われる一対の不揮発性メモリセルを備える不揮発性論理回路である。 - 特許庁

When an address specified by macro-selecting signals SL1, SL2 and address data ADD coincide with stored addresses, the section 4 outputs defective address detecting signals SDT1, SDT2 indicating stop of data output to the blocks 1, 2 including defective memory cells, and specifies a redundant address RAD to a redundant memory macro-block 3.例文帳に追加

そして、マクロ選択信号ＳＬ１，ＳＬ２およびアドレスデータＡＤＤによって指定されたアドレスが、記憶しているアドレスと一致したとき、不良メモリセルを含むブロック１，２にデータ出力停止を指示する不良アドレス検知信号ＳＤＴ１，ＳＤＴ２を出力し、冗長メモリマクロブロック３に冗長アドレスＲＡＤを指定する。 - 特許庁

The substrate 100 for electrooptical device which has a memory cell array including a plurality of memory cells 101 arrayed in matrix and digitally driven is characterized in that each memory cell 101 has an analog switch SW1 inverting the phase of supplied data and data whose phase is already inverted are supplied to the memory cell 101.例文帳に追加

マトリクス状に配列されデジタル駆動される複数のメモリセル１０１を含むメモリセルアレイを有する電気光学装置用基板１００において、前記メモリセル１０１は供給されたデータの位相を反転させるアナログスイッチＳＷ１を備えること、又は既に位相を反転されたデータが前記メモリセル１０１に供給される。 - 特許庁

To provide a semiconductor device, wherein a plurality of input signals are inputted to a memory cell array through contending circuits, and memory macros can be automatically designed, without changing data setup time or data hold time, while different basic cells are not prepared with respect to a plurality of memory macros of different storage capacities.例文帳に追加

複数の入力信号が、競合回路を経由してメモリセルアレイに入力される半導体装置において、記憶容量の異なる複数のメモリマクロに対してそれぞれ異なる基本セルを用意することなく、データ・セットアップタイム、データ・ホールドタイムを変えずに、メモリマクロを自動設計できる半導体装置を提供する。 - 特許庁

Therefore, it is possible to determine whether the four memory cells are correct or not and four output buffers 4 corresponding to the data input/output terminals DQ0 to DQ3 are correct or not, only by connecting the data input/output terminal DQ0 to a tester, thereby reducing the testing cost.例文帳に追加

したがって、データ入出力端子ＤＱ０のみをテスタに接続した状態で、４つのメモリセルが正常か否かを判定するとともに、データ入出力端子ＤＱ０〜ＤＱ３に対応する４つの出力バッファ４が正常か否かを判定することができ、テストコストの低減化を図ることができる。 - 特許庁

To minimize data transmission delay, minimize skew, and realize high integration, on the assumption that pads are specifically arranged on the end of a chip, on the chip of a nonvolatile semiconductor storage device in which a plurality of memory cell arrays having a plurality of nonvolatile memory cells capable of electrically rewriting data are arranged.例文帳に追加

電気的にデータの書き換えが可能な不揮発性の複数のメモリセルを有する複数のメモリセルアレイが配置された不揮発半導体記憶装置のチップ上において、特にチップ端にパッドを配置することを前提とした場合に、データ伝送遅延を最小限度にし、スキューを最小化すると共に、高集積化を実現する。 - 特許庁

To provide a semiconductor device in which kinds of cells forming a sense amplifier can be reduced, capacity between two data lines forming a pair can be balanced in a short period, and the reforming of intersection parts in two data lines forming a pair in accordance with capacity and bus width is not required.例文帳に追加

センスアンプを形成するセルの種類を減少することができると共に、ペアを為す２本のデータ線間の線間容量を短い周期でバランスすることができ、また、ペアを為す２本のデータ線における交差部を容量やバス幅に応じて形成し直す必要がない半導体装置を提供する。 - 特許庁

A reception power detection circuit 13 monitors reception power of a transmission wave from a peripheral base station and two correlation devices (correlation devices 5 and 6) obtain correlation data and obtain decoded data 12 for the simultaneous communication with a master base station and a slave base station around a border of two cells attended with the movement of the mobile station.例文帳に追加

周辺基地局からの送信波の受信電力を受信電力検出回路１３で監視し、移動局の移動に伴い２つのセルの境界付近では主基地局と従基地局とで同時に交信するため、２つの相関器（相関器５と相関器６）により相関値データを求め復号データ１２を得る。 - 特許庁

Occupation area of memory cells in a driver IC holding the data for correcting the quantity of light of each LED element is reduced by sharing 4 significant bits of quantity of light correction data between adjacent elements utilizing the fact that it varies continuously for the position of the LED elements and allotting only 1 bit to each dot.例文帳に追加

また、各ＬＥＤ素子の光量補正データをドライバＩＣ内部に保持しておくことができないので、印字時に、印刷データを送信する際に、その都度同時に光量補正データも送信する必要があったため、ＬＥＤヘッドの処理を高速化することが困難であるという問題があった。 - 特許庁

A memory system 1 has: a NAND flash memory 12 having a plurality of memory cells and capable of recording data of one bit, two bits or more in one memory cell; and a duplex conversion circuit 21 for duplexing by assigning input data to a predetermined threshold level and the other threshold level different from the predetermined threshold level.例文帳に追加

メモリシステム１は、複数のメモリセルを有し、１つのメモリセルに１ビット又は２ビット以上のデータを記録することが可能なＮＡＮＤ型フラッシュメモリ１２と、入力データを所定の閾値レベルと、所定の閾値レベルとは異なる別の閾値レベルとに割り当てることにより二重化する二重化変換回路２１とを有する。 - 特許庁

In the method and the device for driving the plasma display panel, an initialization signal, that includes at least a rising interval in which a voltage is rising and at least a sustain interval in which a voltage is sustained is supplied to first and second electrodes to initialize cells, a scan signal is supplied to either one of the first electrode or the second electrode and data are supplied to a third electrode to select the cells.例文帳に追加

本発明ラズマディスプレイパネルの駆動方法及び装置は、電圧が上昇する少なくとも一つの上昇期間と電圧が維持される少なくとも一つの維持期間を含む初期化信号を第１と第２電極に供給してセルを初期化させて、第１と第２電極のいずれかにスキャン信号を供給して第３電極にデータを供給してセルを選択する。 - 特許庁

This memory is provided with a plurality of memory cells, a plurality of pads, a plurality of peripheral devices for transmitting data between the plurality of memory cells and the plurality of pads, a plurality of voltage sources for supplying a plurality of supply voltages, a power distribution bus for supplying the plurality of supply voltages, and a package having a lead frame constituting a part of the power distribution bus to seal the memory.例文帳に追加

本発明のメモリは、複数のメモリセルと、複数のパッドと、複数のメモリセルと複数のパッドとの間でデータを送信するための複数の周辺装置と、複数の供給電圧を生成する複数の電圧源と、複数の供給電圧を送給する電力分配バスと、電力分配バスの一部を形成するリードフレームを有し、メモリを密閉するパッケージと、を具えている。 - 特許庁

This panel has a plurality of main discharge cells 15 formed by scanning electrodes 6, maintenance electrode 7, and data electrode 10, and has barrier ribs 13 formed so as to section a plurality of priming discharge cells 16 formed by the scanning electrodes 6 and the priming electrodes 12, and a second dielectric layer 20 and fluorescent material layer 41 for insulation are installed in the priming discharge cell 16.例文帳に追加

走査電極６および維持電極７とデータ電極１０とで形成される複数の主放電セル１５と、走査電極６とプライミング電極１２とで形成される複数のプライミング放電セル１６とを区画するように形成した隔壁１３とを有し、プライミング放電セル１６内に第２誘電体層２０と絶縁用蛍光体層４１とを設ける。 - 特許庁

An MRAM device comprises: MTJ memory cells placed in a matrix; multiple bit lines corresponding to memory cell columns; multiple digit lines corresponding to memory cell rows; and a write current regulation part which regulates amperage of write current to be passed through the bit lines and/or the digit lines, for proper data write into each of the MTJ memory cells.例文帳に追加

ＭＲＡＭデバイスは、行列状に配置されたＭＴＪメモリセルと、メモリセル列に対応して配置される複数のビット線と、メモリセル行に対応して配置される複数のディジット線と、各ＭＴＪメモリセルに正常にデータ書込を行なうために、ビット線および／またはディジット線に流すべき書込電流の電流量を調整する書込電流調整部と備える。 - 特許庁

The flash memory device includes a memory cell array comprising memory cells arranged in rows and columns, a page buffer circuit having a single latch structure and configured to read data from a selected memory cell in the memory cell array, and a controller controlling the page buffer circuit having the single latch structure so as to detect a memory cell in which electric charges loss is caused out of memory cells of the selected row.例文帳に追加

フラッシュメモリ装置は、行と列で配列されたメモリセルを含むメモリセルアレイと、前記メモリセルアレイの選択されたメモリセルからデータを読み出すように構成されたページバッファ回路と、前記選択された行のメモリセルのうち、電荷損失が生じたメモリセルを検出するように前記単一のラッチ構造を有する前記ページバッファ回路を制御する制御器と、を含む。 - 特許庁

A nonvolatile semiconductor storage device according to one embodiment comprises a memory cell array including a NAND cell unit having a plurality of memory cells connected in series, in which control gates of the plurality of memory cells are connected to word lines, respectively; and a control circuit performing writing control for applying a prescribed writing voltage to the word lines and setting a threshold voltage in accordance with data.例文帳に追加

一の実施の形態に係る不揮発性半導体記憶装置は、複数のメモリセルが直列接続されたＮＡＮＤセルユニットを有し、複数のメモリセルの制御ゲートがそれぞれワード線に接続されたメモリセルアレイと、ワード線に所定の書き込み電圧を印加してデータに応じたしきい値電圧を設定する書き込み制御を実行する制御回路とを備える。 - 特許庁

To provide a network operation management system that can objectively evaluate the rearrangement job of a network resource on the basis of past data at all times, output an instruction to dispatch a maintenance personnel to concentrated cells in advance and display a momentary change in a mobile communication network as a fault incidence probability in the unit of cells.例文帳に追加

本発明は、過去のデータを基に常時ネットワークリソースの再配置作業を客観的に評価でき、集中するセルへ保守要員を事前に派遣するなどの指示を出せ、移動体通信ネットワークにおける時々刻々の変化をセル単位の障害発生確率として表示できるネットワーク運用管理システム及び装置故障確率管理方法を提供することを課題とする。 - 特許庁

A ROM device 1 is provided with: memory cells M00 to M1n from which data are read out depending on impedance between a terminal B connected to bit lines BL0, BL1 and a source terminal S; and source power supply line SL0, SL1 connected to the source terminal S.例文帳に追加

ＲＯＭ装置１は、ビットラインＢＬ０，ＢＬ１に接続される端子Ｂとソース端子Ｓとの間のインピーダンスに応じて、データが読み出されるメモリセルＭ００〜Ｍ１ｎと、ソース端子Ｓに接続されるソース電源ラインＳＬ０，ＳＬ１と、を備えている。 - 特許庁

In the automatic layout and wiring design method, a transition coefficient (signal transition coefficient) regulating operations of a signal between cells is found from logic design verification data created by a logic circuit design apparatus 200, and layout design is performed with the signal transition coefficient as an evaluation reference.例文帳に追加

論理回路設計装置２００で作成されたロジック設計時の検証データから、各セル間の信号の動作を規定する遷移係数（信号遷移係数）を求め、この信号遷移係数を評価基準としてレイアウト設計を行う。 - 特許庁

The method clusters a plurality of multivariate data by the SOM to display shapes of cells as quadrangulars or sexanglulars on a two-dimensional plane and calculates a degree of similarity to representative vectors of adjacent each cell to draw a dendrogram three-dimensionally.例文帳に追加

複数の多変量データをＳＯＭによってクラスタリングして二次元平面上にセルの形状を四角形または六角形として表示し、隣接する各セルの代表ベクトルとの類似度を計算して三次元的にデンドログラムを描写する。 - 特許庁

This occurs in a network for wireless telecommunications handling calls with various data rates to mobile user stations such that some of the mobile user stations at a time have multiple radio connections to the network via multiple cells.例文帳に追加

これは、移動ユーザ局のいくつかが複数のセルを介してネットワークへの複数の無線接続を同時に有するように移動ユーザ局に対するさまざまなデータ転送速度の通話を処理する無線通信用のネットワークにおいて行われる。 - 特許庁

To provide a method in which in a CDMA data communication system capable of variable rate transmission, utilization of beam forming techniques decreases the average interference caused by transmissions of a base station to subscriber stations in neighboring cells.例文帳に追加

可変レート伝送ができるＣＤＭＡデータ通信システムにおいて、ビーム形成手法の利用により、隣接するセルにおける加入者局への基地局の送信によって引起こされる平均の干渉を減少させる方法を提供する。 - 特許庁

To suppress increment of chip area and rise of a manufacturing cost by suppressing increment of occupancy area of data lines for read-out, even when memory cells simultaneously read out are increased when a semiconductor memory such as page read-out substance coping with dual work, or the like is realized.例文帳に追加

デュアルワーク対応のページ読み出し品などの半導体メモリを実現する際に同時に読み出すメモリセルが増えた場合でも、読み出し用データ線の占有面積の増加を抑制し、チップ面積の増加、製造コストの高騰を抑制する。 - 特許庁

Further, the timing controller changes at least either of the drive timing of the scanning lines and the drive timing of the data lines in accordance with the period of the synchronizing signals in order to make the write time of the image signals supplied to the liquid crystal cells constant.例文帳に追加

また、タイミングコントローラは、液晶セルに供給される映像信号の書き込み時間を一定にするために、走査線の駆動タイミングおよびデータ線の駆動タイミングの少なくともいずれかを、同期信号の周期に応じて変更する。 - 特許庁

To provide a nonvolatile ferroelectric memory device and a driving method therefor, by which uniform operations of writing and reading data can be performed with the whole of the memory arrays, and which is suitable for miniaturizing the size of the memory cells by reducing a sensing voltage.例文帳に追加

メモリセルアレイ全体で均一にデータの書き込み動作と読み出し動作を行うことができ、センシング電圧を低下させてメモリセルのサイズを小形化することに適した不揮発性強誘電体メモリ装置及びその駆動方法を提供する。 - 特許庁

This method writes the same data in all or some of the memory cells in the memory cell array by applying the predetermined row voltage to the word lines WL0-3, and the predetermined column voltage to the bit lines BL0-3, respectively at the same time.例文帳に追加

複数のワード線ＷＬ０〜３に所定の行電圧を、複数のビット線ＢＬ０〜３に所定の列電圧を、夫々同時に印加することにより、メモリセルアレイ中の全てまたは一部の複数メモリセルに対して同じデータを同時に書き込む。 - 特許庁